一种芯片及其进入测试态的方法技术

本发明专利技术提供一种芯片及其进入测试态的方法，该芯片包括测试态选择电路，复位信号压焊点输入的信号接入测试态选择电路的时钟输入端，时钟信号压焊点输入的信号接入测试态选择电路的数据输入端，测试态选择电路，用于以所述复位信号压焊点输入的信号作为时钟，按照预定的时序对时钟信号压焊点输入的信号进行记录，得到测试控制信号，将所得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态。本发明专利技术复用了芯片clk_pad和rst_pad来产生进入测试态的控制信号，代替test_pad，既能满足测试要求，又可以通过减少test_pad有效地减小芯片面积，降低了成本。

【技术实现步骤摘要】
一种芯片及其进入测试态的方法
本专利技术涉及通信领域，特别是涉及一种芯片及其进入测试态的方法。
技术介绍
随着智能卡的应用越来越广泛，市场对其成本的要求也越来越低。现在随着芯片制造技术向深亚微米方向发展，特征尺寸进一步缩小，集成电路芯片中的晶体管、二极管、电阻、电容等器件及连线按比例缩小，然而，由于测试、封装等限制，芯片压焊点(PAD)的尺寸却无法按比例缩小，所以芯片压焊点的面积占芯片总面积的比重也越来越大，一般的智能卡芯片测试电路的测试压焊点较多，芯片成本较高，因此有效减小PAD的数量，对成本控制至关重要。现有的接触式IC(IntegratedCircuit，集成电路)卡有8个压焊点(PAD),如图1所示。C1和C5分别是电源PAD(VCC)和地PAD(VSS)，为芯片提供所需电源；C2是复位信号PAD，可由接口设备提供复位信号给RST_PAD，或由IC卡内部的复位控制电路在加电时产生内部复位信号；C3为时钟信号输入端PAD；C7为串行数据的输入输出端PAD；C6为测试PAD，根据测试PAD输入的控制信号决定芯片是否进入测试状态。剩下的C4和C8用途在相应的应用标准中进行规定。测试PAD的存在占用了芯片的一部分面积，增加了芯片的成本。
技术实现思路
本专利技术要解决的技术问题是提供一种芯片及其进入测试态的方法，以使芯片没有测试压焊点也能进入测试状态，以有效减小整个芯片面积。为了解决上述技术问题，本专利技术提供了一种芯片，包括复位信号压焊点、时钟信号压焊点，还包括测试态选择电路，其中，所述复位信号压焊点输入的信号接入所述测试态选择电路的时钟输入端，所述时钟信号压焊点输入的信号接入所述测试态选择电路的数据输入端，所述测试态选择电路，用于以所述复位信号压焊点输入的信号作为时钟，按照预定的时序对所述时钟信号压焊点输入的信号进行记录，得到测试控制信号，将所得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态。进一步地，上述芯片还具有下面特点：所述测试态选择电路包括：比较器；测试控制电路，包括一个寄存器或多个寄存器，当包括多个寄存器，多个寄存器依次相连，所述复位信号压焊点输入的信号接入每个寄存器的时钟输入端，所述时钟信号压焊点输入的信号接入第一个寄存器的数据输入端，所述寄存器根据所述时钟输入端的信号，将按照预定的时序输出的值作为所述测试控制信号，输出给所述比较器；所述比较器，用于将所述测试控制信号与预存的验证信号进行比较，如相等，则输出触发所述芯片进入测试态的信号。进一步地，上述芯片还具有下面特点：所述寄存器为D触发器。进一步地，上述芯片还具有下面特点：所述测试控制电路由8个寄存器组成；所述测试控制信号为8位，所述8个寄存器中每一个寄存器输出的值分别作为所述测试控制信号中的1位。进一步地，上述芯片还具有下面特点：所述芯片不包括测试压焊点。为了解决上述问题，本专利技术还提供了一种芯片进入测试态的方法，应用于上述的芯片，包括：以复位信号作为时钟，按照预定的时序对时钟信号进行记录得到测试控制信号，将所述测试控制信号与预存的验证信号进行比较，如相等，则进入测试态。综上，本专利技术提供一种芯片及其进入测试态的方法，复用了芯片clk_pad和rst_pad来产生进入测试态的控制信号，代替了test_pad，既能满足测试要求，又可以通过减少test_pad有效地减小芯片面积，降低了成本。附图说明图1为现有技术的芯片的示意图；图2为本专利技术实施例的芯片的示意图；图3为本专利技术实施例的一种芯片进入测试态的方法的流程图；图4为本专利技术实施例的测试态选择电路的示意图；图5为本专利技术实施例的测试控制信号产生电路图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，下文中将结合附图对本专利技术的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。图2为本专利技术实施例的芯片的示意图，本实施例的芯片与图1中的芯片相比，减少了测试压焊点，内部增加集成的测试态选择电路，如图所示。其中，复位信号压焊点(rst_pad)输入的信号接入所述测试态选择电路的时钟输入端，时钟信号压焊点(clk_pad)输入的信号接入所述测试态选择电路的数据输入端，所述测试态选择电路，用于以所述复位信号压焊点(rst_pad)输入的信号作为时钟，按照预定的时序，对所述时钟信号压焊点clk_pad输入的信号进行记录，得到测试控制信号，将得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态。图3为本专利技术实施例的一种芯片进入测试态的方法的流程图，如图3所示，本实施例的方法应用于上述的芯片，包括：S11、以复位信号作为时钟，按照预定的时序对时钟信号进行记录得到测试控制信号，S12、将所述测试控制信号与预存的验证信号进行比较，如相等，则进入测试态。图4为本专利技术实施例的测试态选择电路的示意图，如图4所示，本实施例的测试态选择电路包括：测试控制电路，包括一个寄存器或多个寄存器，当包括多个寄存器时，多个寄存器依次相连(如图5所示，前一个寄存器的输出端接入到下一下寄存器的输入端，每个寄存器的输出端均连接至比较器)，所述复位信号压焊点输入的信号接入每个寄存器的时钟输入端，所述时钟信号压焊点输入的信号接入第一个寄存器的数据输入端，所述寄存器根据所述时钟输入端的信号，将按照预定的时序输出的值作为所述测试控制信号，输出给比较器；所述比较器，用于将所述测试控制信号与预存的验证信号进行比较，如相等，则输出触发所述芯片进入测试态的信号。当只有一个寄存器时，所述第一个寄存器就是该唯一的寄存器；当有多个寄存器时，所述第一个寄存器是指级联的寄存器中的头一个寄存器。芯片上电以后，通过clk_pad照常输入时钟信号，并且为了得到测试态控制信号，按照预定的时序逻辑由rst_pad向测试态选择电路输入信号，图5为本专利技术实施例的测试控制信号产生电路图，本实施例中，使用一组八位寄存器(即8个级联的寄存器)在每个rst信号的上升沿判断clk信号的高低，得到一组8位的测试控制信号(所述8个寄存器的输出端均与比较器连接，每一个寄存器输出的值作为测试控制信号中的1位)，此时，比较器将其与预先储存在芯片内部的验证信号进行比较，如果相等，则触发芯片可以进入测试状态。本实施例中的寄存器的数量不限，可以是1个，也可以是多个，当然寄存器的数量越多，安全度就越高。本实施例中的寄存器可以使用D触发器。本专利技术实施例中的芯片复用了rst_pad和clk_pad，代替传统的test_pad来产生是否进入测试态的控制信号，实现了利用较少的PAD控制控制芯片是否进入测试状态，为减小整个芯片的面积做出贡献。本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本专利技术不限制于任何特定形式的硬件和软件的结合。以上仅为本专利技术的优选实施例，当然，本专利技术还可有其他多种实施例，在不背离本专利技术精神及其实质的情况下，熟悉本领域的技术人员本文档来自技高网...

【技术保护点】
一种芯片，包括复位信号压焊点、时钟信号压焊点，其特征在于，还包括测试态选择电路，其中，所述复位信号压焊点输入的信号接入所述测试态选择电路的时钟输入端，所述时钟信号压焊点输入的信号接入所述测试态选择电路的数据输入端，所述测试态选择电路，用于以所述复位信号压焊点输入的信号作为时钟，按照预定的时序对所述时钟信号压焊点输入的信号进行记录，得到测试控制信号，将所得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态。

【技术特征摘要】
1.一种芯片，包括复位信号压焊点、时钟信号压焊点，其特征在于，还包括测试态选择电路，其中，所述复位信号压焊点输入的信号接入所述测试态选择电路的时钟输入端，所述时钟信号压焊点输入的信号接入所述测试态选择电路的数据输入端，所述测试态选择电路，用于以所述复位信号压焊点输入的信号作为时钟，按照预定的时序对所述时钟信号压焊点输入的信号进行记录，得到测试控制信号，将所得到的测试控制信号与预存的验证信号进行比较，如相等，则触发所述芯片进入测试态；所述芯片不包括测试压焊点。2.如权利要求1所述的芯片，其特征在于：所述测试态选择电路包括：比较器；测试控制电路，包括一个寄存器或多个寄存器，当包括多个寄存器，多个寄存器依次相连，所述复位信号压焊点输入的信号接入每个寄存器的时钟输入端，所述时钟信号压焊点输入的信号接入第一个寄存器的数据输入...

【专利技术属性】
技术研发人员：高洪福，田圆，
申请(专利权)人：大唐微电子技术有限公司，
类型：发明
国别省市：北京;11