用于检测组合等效电路设计中的相应路径的方法和系统技术方案

本发明专利技术涉及用于检测组合等效电路设计中的相应路径的方法和系统，具体地，涉及一种用于检测组合等效电路设计中的相应路径的方法、设备和产品。该方法包括：获取第一电路设计和第二电路设计，第一电路设计和第二电路设计具有输入元件和输出元件的相应组；获取第一电路设计中的路径，该路径在输入元件中开始并在输出元件中结束，其中输入元件和输出元件被组合逻辑元件连接；由计算机自动地提取第一电路设计中的路径的敏化函数；以及由计算机自动地确定第二电路设计中的由该路径的敏化函数敏化的一个或多个路径。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及用于检测组合等效电路设计中的相应路径的方法和系统，具体地，涉及一种用于检测组合等效电路设计中的相应路径的方法、设备和产品。该方法包括：获取第一电路设计和第二电路设计，第一电路设计和第二电路设计具有输入元件和输出元件的相应组；获取第一电路设计中的路径，该路径在输入元件中开始并在输出元件中结束，其中输入元件和输出元件被组合逻辑元件连接；由计算机自动地提取第一电路设计中的路径的敏化函数；以及由计算机自动地确定第二电路设计中的由该路径的敏化函数敏化的一个或多个路径。【专利说明】用于检测组合等效电路设计中的相应路径的方法和系统
本公开概括地涉及电路设计，并且特别地涉及功能等效电路设计。
技术介绍
电路设计可使用功能等效但不同的表示来呈现。可将不同的表示视为具有不同的抽象层级。功能等效表示的一个示例是综合前(pre-synthesis)和综合后(post-synthesis)设计。 将在寄存器传输级(RTL)描述中给出的逻辑综合到布局和布线线路描述中的过程涉及到许多步骤，其中，常常对设计网表应用许多变换。具体地，这些可包括逻辑优化，在逻辑优化中使用各种技术以便优化用于所需目标功能的设计，通常是减小延迟和面积。逻辑优化技术的范围能够覆盖从简单的等效门合并到逻辑重构和重写，以及甚至更有效的缩减和优化方法。那些优化技术的常见副作用是，纵贯整个过程不一定保持信号名和原始逻辑结构，并且通常最终设计网表在这方面与初始网表相差很多。结果，涉及到使用综合后数据来分析高级RTL描述中的行为、错误或任何种类的问题是有问题的，因为通常难以在综合后数据与原始RTL表示之间建立相关。 电路设计可具有相应的输入和输出元件。输入元件包括电路的初级(primary)输入以及存储器元件的输出信号，诸如锁存器和触发器，基于该输出信号，应用电路设计的组合逻辑来定义每个循环中的输出。输出元件包括电路的初级输出以及存储器元件的输入信号。虽然电路可在使用的信号方面和组合逻辑实现方面不同，但其可保持初级输入、初级输出和存储器元件之间的相关。另外，电路可以是功能等效的，因此其要求每个输出元件将在两个设计中提供相同的功能。
技术实现思路
所公开的主题的一个示例性实施方式是一种计算机实现方法，包括:获取第一电路设计和第二电路设计，第一电路设计和第二电路设计具有输入元件和输出元件的相应组，其中对于每对相应输出元件，第一电路设计和第二电路设计定义一对等效组合功能以定义该对输出元件的值，其中该对等效组合功能是各自在输入元件的各个组之上定义的；获取第一电路设计中的路径，该路径在输入元件中开始并在输出元件中结束，其中输入元件和输出元件由组合逻辑元件连接；由计算机自动地提取第一电路设计中的路径的敏化(sensitizat1n)函数；以及由计算机自动地确定第二电路设计中的由路径的敏化函数敏化的一个或多个路径。 公开主题的另一示例性实施方式是一种具有处理器的设备，该处理器适合于执行步骤:获取第一电路设计和第二电路设计，第一电路设计和第二电路设计具有输入元件和输出元件的相应组，其中对于每对相应输出元件，第一电路设计和第二电路设计定义一对等效组合功能以定义该对输出元件的值，其中该对等效组合功能是各自在输入元件的各个组之上定义的；获取第一电路设计中的路径，该路径在输入元件中开始并在输出元件中结束，其中输入元件和输出元件由组合逻辑元件连接；由计算机自动地提取第一电路设计中的路径的敏化函数；以及由计算机自动地确定第二电路设计中的由路径的敏化函数敏化的一个或多个路径。 公开主题的另一示例性实施方式是一种计算机程序产品，其包括保持程序指令的非临时计算机可读介质，该指令在被处理器执行时促使处理器执行一种方法，该方法包括:获取第一电路设计和第二电路设计，第一电路设计和第二电路设计具有输入元件和输出元件的相应组，对于每对相应输出元件，第一电路设计和第二电路设计定义一对等效组合功能以定义该对输出元件的值，其中该对等效组合功能是各自在输入元件的各个组之上定义的；获取第一电路设计中的路径，该路径在输入元件中开始并在输出元件中结束，其中输入元件和输出元件由组合逻辑元件连接；由计算机自动地提取第一电路设计中的路径的敏化函数；以及由计算机自动地确定第二电路设计中的由路径的敏化函数敏化的一个或多个路径。 【专利附图】【附图说明】 根据结合附图进行的以下详细描述，将更全面地理解和认识本公开主题，在附图中相应或类似的数字或字符指示相应或类似的部件。除非另外指明，附图提供本公开的示例性实施方式或方面，并且并不限制本公开的范围。在所述附图中: 图1A-1C示出了根据公开主题的某些示例性实施方式的第一和第二电路设计的图示； 图2示出了根据公开主题的某些示例性实施方式的方法中的步骤的流程图；以及 图3示出了根据公开主题的某些示例性实施方式的设备的部件的框图。 【具体实施方式】 下面参考根据主题的实施方式的方法、设备(系统)和计算机程序产品的流程图和/或方框图来描述公开主题。将理解的是可以由计算机程序指令来实现流程图和/或方框图的每个方框以及流程图和/或方框图中的方框的组合。这些计算机程序指令可以提供给通用计算机、专用计算机、被测试处理器或其他可编程数据处理装置的处理器以生产出一种机器，使得这些计算机程序指令在通过计算机、可编程数据处理装置或其他设备的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。 还可以将这些计算机程序指令存储在非瞬态计算机可读存储介质中，其能够指引计算机或其他可编程数据处理设备以特定方式运行，使得存储在非瞬态计算机可读介质中的指令产生一件制品，其包括实现在流程图和/或方框图方框中指定的功能/动作的指令 >J-U ρ?α装直。 还可以将计算机程序指令加载到设备上。计算机或其他可编程数据处理设备以促使一系列操作步骤在计算机或其他可编程设备上执行以产生计算机实现过程，使得在计算机或其他可编程设备上执行的指令提供用于实现在一个或多个流程图和/或框图方框中指定的功能/动作的过程。 公开主题涉及到的一个技术问题是标识第一和第二等效电路设计中的相应路径。另一技术问题是针对第一电路设计的路径标识第二电路设计中的一个或多个相应路径。在某些情况下，该路径可包括在第二电路设计中不具有相应信号的信号。另外或替换地，该相应路径可包括在第一电路设计中不具有相应信号的信号。另一技术问题是自动地执行综合后层级电路设计与综合前层级电路设计之间的路径对应关系。 另一技术问题是为诸如设计师之类的用户提供一种自动工具，其允许用于基于第一设计中的路径的标识来修改第二设计。特别地，允许用户基于综合后设计来修改综合前设计。作为示例，涉及到使用综合后数据以便分析RTL的一个任务是时序调试。在时序调试中，设计师获取违背时序约束的逻辑路径的列表。可以以综合后网表的形式来表示那些时序路径，并且为了使用户理解问题的根源，它们需要找到很可能引起时序违背的寄存器传输级(RTL)描述(例如，VHDUVerilog等)中的相应路径。手动地执行此路径对应关系任务是非常耗时的，因为关键路径常常是以并不出现在RTL中的信号名的形式表示本文档来自技高网...

【技术保护点】
一种计算机实现的方法，包括：获取第一电路设计和第二电路设计，所述第一电路设计和所述第二电路设计具有输入元件和输出元件的相应组，其中对于每对相应输出元件，所述第一电路设计和所述第二电路设计定义一对等效组合功能以定义所述一对输出元件的值，其中所述一对等效组合功能是各自在输入元件的各个组之上定义的；获取所述第一电路设计中的路径，所述路径在输入元件中开始并在输出元件中结束，其中所述输入元件和所述输出元件由组合逻辑元件连接；由所述计算机自动地提取所述第一电路设计中的所述路径的敏化函数；以及由所述计算机自动地确定所述第二电路设计中的由所述路径的所述敏化函数敏化的一个或多个路径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：O·阿德勒，E·阿贝尔，I·比尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US