缺陷字线检测制造技术

提供了用于检测字线中的缺陷的方法和非易失性存储系统。可以检测“断”字线缺陷。可以保持关于哪些存储元件是用来被编程至追踪状态的信息。然后，在编程完成之后，读取存储元件以确定哪些存储元件具有在与追踪状态相关联的参考电压电平之下的阈值电压。通过追踪哪些存储元件处于追踪状态，可以过滤出与其他状态相关联的元件，使得可以精确估计哪些存储元件是编程不足的。根据该信息，可以确定字线是否为有缺陷的。例如，如果太多的存储元件是编程不足的，则这可以指示断字线。

【技术实现步骤摘要】
【国外来华专利技术】缺陷字线检测
技术介绍
本公开涉及用于非易失性存储器的技术。 在各种电子设备中使用半导体存储器已变得日益流行。例如，在蜂窝电话、数字摄 影机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中使用非易失性半导体 存储器。电可擦除可编程只读存储器（EEPR0M)和快闪存储器都属于最流行的非易失性半 导体存储器。与传统的全功能EEPR0M相比，使用快闪存储器（也是一种类型的EEPR0M)，可 以在一个步骤中擦除整个存储器阵列的内容或存储器的一部分的内容。可以将存储元件的 阵列划分成大量的存储元件块。 传统的EEPR0M和快闪存储器两者都利用了浮栅，该浮栅位于半导体基底中的沟 道区之上并且与其绝缘。该浮栅位于源极区与漏极区之间。控制栅极设置在浮栅之上并且 与其绝缘。由此形成的晶体管的阈值电压（Vth)由浮栅上所保留的电荷量控制。亦即，在 晶体管被接通以允许在它的源极与漏极之间进行传导之前，必须施加给控制栅极的最小电 压量由浮栅上的电荷电平控制。由此，可以通过将参考电压施加给存储元件的控制栅极并 且感测在存储元件的漏极与源极之间流过的电流量来读取存储元件。 可以通过向存储元件的控制栅极施加适当的编程电压来对存储元件进行编程。典 型地，在编程操作期间施加给控制栅极的编程电压Vpgm被施加为随时间增加而量值增加 的一系列脉冲。 对于某些架构，许多存储元件的控制栅极被电连接。典型地，用术语字线来指 代多个存储元件的这种电连接。因此，可以同时向多个存储元件施加共用电压。通过读取 的参考电压来驱动字线的一端，以便同时读取多个存储元件。同样地，通过编程电压来驱动 字线的一端，以便同时编程多个存储元件。 然而，如果字线具有某种缺陷，则读取的参考电压或编程电压可能无法适当地施 加到所选择的字线上的每一个存储元件。因此，当对存储元件进行编程或读取时可能出现 误差。 【附图说明】 图1A是NAND串的一个实施方式的顶视图。 图1B是NAND串的等效电路图。 图2示出了可以包括一个或多个存储器管芯或芯片的非易失性存储设备。 图3是描绘感测块的一个实施方式的框图。 图4描绘了图2的存储器阵列中的NAND快闪存储器单元的块。 图5A描绘了八状态存储器设备的阈值电压分布的示例组，其中每个存储元件存 储三位数据。 图5B示出了 Vt分布可以部分交叠。 图5C示出了具有用于检测误编程单元的区域的Vt分布，以及在用于检测缺陷的 一个实施方式中所使用的参考电压。 图ro示出了具有用于检测误编程单元的区域的Vt分布，以及在用于检测缺陷的 一个实施方式中所使用的参考电压。 图6A根据一个实施方式描绘了若干个Vt分布以不出参考电压。 图6B根据一个实施方式描绘了若干个Vt分布以示出编程不足和过度编程的参考 电压。 图7描绘了存储器阵列的一个实施方式的一部分的示意图。 图8是描述编程过程的一个实施方式的流程图，该编程过程包括一个或多个验证 步骤。 图9A描绘了阈值电压分布以帮助示出可以作为编程不足状态显示的可能的字线 缺陷。 图9B描绘了阈值电压分布以帮助示出可以作为过度编程状态显示的可能的字线 缺陷。 图10是在对非易失性存储器进行编程之后确定字线是否有缺陷的过程的一个实 施方式的流程图。 图11是在编程和验证非易失性存储器的同时操作数据锁存器的过程的一个实施 方式的流程图。 图12是在编程和验证非易失性存储器的同时操作数据锁存器的过程的一个实施 方式的流程图。 图13A、图13B、图13C及图13D是示出了贯穿图12的过程的各种阶段的数据锁存 器ADL、BDL、CDL及DDL的状态表。 图14示出了在编程的一个实施方式的各种阶段期间的锁存器的使用。 图15A是确定字线是否有缺陷的过程的一个实施方式的流程图。 图15B是在图15A的过程期间数据锁存器使用的一个实施方式的表。 图15C是在图15A的过程期间数据锁存器使用的一个实施方式的表。 图16是在设备合格期间确定断字线的过程的一个实施方式的流程图。 图17是检测不规律编程的存储元件的方法的一个实施方式的流程图。 图18是示出在编程和不规律编程检测（ETO)的一个实施方式期间如何使用锁存 器的图。 图19是用于对存储元件进行编程并且在锁存器中保持编程数据的过程的一个实 施方式的流程图。 图20A描绘了在编程的一个实施方式期间可以如何使用锁存器的一个示例。 图20B示出了说明在编程的一个实施方式期间可以如何使用锁存器的表。 图21是非易失性存储元件的不规律编程检测的过程的一个实施方式的流程图。 图22A示出了标准阈值电压分布和不规律分布。 图22B示出了说明在不规律编程检测的一个实施方式期间可以如何使用锁存器 的表。 图22C描绘了用于确定意图为G状态的存储元件是否是编程不足的阈值电压分布 和编程不足参考电压。 图22D示出了说明在不规律编程检测的一个实施方式期间可以如何使用锁存器 的表。 图22E示出了说明在不规律编程检测的一个实施方式期间可以如何使用锁存器 的表。 图23是用于检测断字线的过程的一个实施方式的流程图。 【具体实施方式】 本专利技术提供了用于检测字线中的缺陷的方法和非易失性存储系统。在一个实施方 式中，检测断字线缺陷。注意，术语断字线指的是字线具有异常高的电阻的部分。一 些断字线可能导致编程不足的存储元件。然而，存储元件在编程的验证阶段期间可能不显 示为编程不足。例如，如果电阻仅稍微高于正常，则这可能在编程期间不显示为编程缺陷。 另一方面，如果电阻极其高，则可能在编程期间检测到编程缺陷。即使电阻不足够高以使得 在编程期间编程缺陷作为错误被检测到，本文公开的实施方式也能够检测到电阻高于正常 的情况（这导致编程不足的单元）。本文公开的实施方式在编程完成之后检测断字线和其 他缺陷。 注意，检测这种情况会很困难。每个存储元件可能存储一位、两位、三位、四位或者 更多位。在一种方式中，存储元件被编程至2η个状态以存储η位。简单参考图5A，可以 为每个状态（擦除和A-G)分配阈值电压的唯一范围。在图5Α的示例中，各状态之间存在 相当大的间隙。在一种可能的方式中，用阈值电压分布之间的间隙定义禁止区域。在一 种可能的方式中，具有禁止区域中的阈值电压的存储元件要么是过度编程，要么是编程不 足的。 在一种可能的方式中，可以进行两次读取（每次读取都在两个参考电压处）以计 算落在两个参考电压的范围内的存储元件的数量。如果各状态之间存在相当大的间隙，则 这可以用于计算编程不足的存储元件。然而，随着每个存储元件存储更多位，各状态之间的 间隙就会缩短。间隙缩短的可能原因是浮栅到浮栅的耦合。如图5C中所示，甚至可能由于 阈值电压分布之间的某些交叠而使间隙缩短。因此，难以定义各状态之间的禁止区域。由 此，即使在两个参考电压处进行读取，也不可能知道落在两个参考电压范围内的存储元件 是过度编程还是编程不足。 参考图5C，对于被用来编程至G状态的存储单元，可能存在独立的阈值电压分布 G'，但是由于经过了字线中的中断，本文档来自技高网...

【技术保护点】
一种用于操作非易失性存储器的方法，包括：编程与字线相关联的一组非易失性存储元件，所述非易失性存储元件被编程至多个数据状态(1002)；在所述编程完成之后保持信息，所述信息指示所述非易失性存储元件中的哪些非易失性存储元件被用来编程至所述多个数据状态中的第一数据状态(1004)；在所述编程之后将第一参考电压施加到所述字线的第一端，所述第一参考电压与所述第一数据状态相关联(1006)；确定施加所述参考电压的结果(1008)；以及基于所述结果和保持的所述信息来确定所述字线是否具有异常高的电阻部分(1010)。

【技术特征摘要】
【国外来华专利技术】2011.11.09 US 13/292,5561. 一种用于操作非易失性存储器的方法，包括： 编程与字线相关联的一组非易失性存储元件，所述非易失性存储元件被编程至多个数 据状态（1002); 在所述编程完成之后保持信息，所述信息指示所述非易失性存储元件中的哪些非易失 性存储元件被用来编程至所述多个数据状态中的第一数据状态（1004); 在所述编程之后将第一参考电压施加到所述字线的第一端，所述第一参考电压与所述 第一数据状态相关联（1006); 确定施加所述参考电压的结果（1008);以及 基于所述结果和保持的所述信息来确定所述字线是否具有异常高的电阻部分（1010)。2. 根据权利要求1所述的方法，其中，所述编程包括： 将第二参考电压施加到所述字线的所述第一端以验证非易失性存储元件是否被编程 至所述第一数据状态，所述第一参考电压具有第一持续时间，所述第二参考电压具有比所 述第一持续时间短的第二持续时间。3. 根据权利要求2所述的方法，其中，对于所述第二参考电压而言所述第二持续时间 不足以使被用来编程至所述第一数据状态并且经过了所述字线的异常高的电阻部分的非 易失性存储元件传导电流。4. 根据权利要求3所述的方法，其中，对于所述第一参考电压而言所述第一持续时间 足以使被用来编程至所述第一数据状态并且经过了所述字线的异常高的电阻部分的非易 失性存储元件传导电流。5. 根据权利要求1至4中任一项所述的方法，其中，确定所述字线是否具有异常高的电 阻部分包括： 确定被用来编程至所述第一数据状态并且响应于所述第一参考电压而传导电流的非 易失性存储元件是否大于非易失性存储元件的阈值数量。6. 根据权利要求1至5中任一项所述的方法，其中，用于所述非易失性存储元件中的第 一非易失性存储元件的信息被保持在数据锁存器中，所述数据锁存器在所述第一非易失性 存储元件的编程期间使用。7. 根据权利要求6所述的方法，还包括释放至少一个其他的数据锁存器，所述至少一 个其他的数据锁存器存储关于要被编程到所述第一非易失性存储元件中的状态的信息，该 数据锁存器在编程完成之前被释放。8. 根据权利要求1至7中任一项所述的方法，其中，所述编程包括： 将与编程所述组中的所有的非易失性存储元件不同的模式编程至所述多个数据状态 中的最高数据状态，所述编程在设备合格期间进行。9. 一种非易失性存储设备，包括： 多个非易失性存储元件； 多条字线（WLO, WL1，WL2···)，第一字线与所述多个非易失性存储元件中的一组非易失 性存储元件相关联，所述多条字线中的每一条字线具有第一端； 一个或多个管理电路...

【专利技术属性】
技术研发人员：堺学，三轮达，
申请(专利权)人：桑迪士克技术有限公司，
类型：发明
国别省市：美国;US