半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。随着显示器件具有较高的清晰度，像素、栅极线和信号线的数量都增加。当栅极线和信号线的数量增加时，存在难以通过结合等安装包括驱动栅极线和信号线的驱动电路的IC芯片，从而使制造成本增大的问题。将像素部分和驱动像素部分的驱动电路设置在相同衬底上，使驱动电路的至少一部分包括使用插在设置在氧化物半导体上方和下方的栅电极之间的氧化物半导体的薄膜晶体管。将像素部分和驱动电路设置在相同衬底上，从而可以降低制造成本。

【技术实现步骤摘要】
本申请是申请日为2009年10月23日、申请号为200910207026.2、专利技术名称为“”的中国专利技术专利申请的分案申请。
本专利技术涉及使用氧化物半导体的半导体器件及制造该半导体器件的方法。
技术介绍
正如通常在液晶显示器件中看到的那样，在像玻璃衬底那样的平板上形成的薄膜晶体管是使用非晶硅或多晶硅制造的。使用非晶硅制造的薄膜晶体管具有低的场效应迁移率，但这样的晶体管可以在面积较大的玻璃衬底上形成。另一方面，使用多晶硅制造的薄膜晶体管具有高的场效应迁移率，但需要像激光退火那样的晶化步骤，并且这样的晶体管未必适用于较大的玻璃衬底。 鉴于上述情况，人们的注意力已经被吸收到使用氧化物半导体制造薄膜晶体管的技术上，并且这样的晶体管可应用于电子设备或光学设备。例如，专利文献I和专利文献2公开了将氧化锌或基于In-Ga-Zn-O的氧化物半导体用作氧化物半导体膜制造薄膜晶体管的技术，并且这样的晶体管用作图像显示器件的开关元件等。 [参考文献] [专利文献I]日本已公布专利申请第2007-123861号 [专利文献2]日本已公布专利申请第2007-096055号
技术实现思路
在氧化物半导体中提供沟道形成区的薄膜晶体管的场效应迁移率高于使用非晶硅的薄膜晶体管的场效应迁移率。氧化物半导体膜可以在300°C或更低的温度下通过溅射法等形成。它的制造工艺易于使用多晶硅的薄膜晶体管的制造工艺。 这样的氧化物半导体预期被用于在玻璃衬底、塑料衬底等上形成薄膜晶体管，并被应用于像液晶显示器件、场致发光显示器件、或电子纸那样的显示器件。 当显示器件的显示区的尺寸增大时，像素的数量就增加，因此，栅极线和信号线的数量增加。另外，随着显示器件具有较高的清晰度，像素的数量增加，因此，栅极线和信号线的数量增加。当栅极线和信号线的数量增加时，难以通过结合(bond)等安装包括用于驱动栅极线和信号线的驱动电路的IC(集成电路)芯片，从而使制造成本增大。 因此，本专利技术的一个目的是通过将使用氧化物半导体的薄膜晶体管应用在驱动像素部分的驱动电路的至少一部分中来降低制造成本。 在将使用氧化物半导体的薄膜晶体管应用在驱动像素部分的驱动电路的至少一部分中的情况下，薄膜晶体管需要高动态特性(接通特性或频率特性(称为f特性))。本专利技术的另一个目的是提供具有高动态特性(接通特性)的薄膜晶体管和提供使能(enable)高速操作的驱动电路。 另外，本专利技术的一个实施例的目的是提供设置有将氧化物半导体层用于沟道的高度可靠薄膜晶体管的半导体器件。 将栅电极设置在氧化物半导体层上方和下方，以实现薄膜晶体管的接通特性和可靠性的改进。 并且，通过控制施加在上下栅电极上的栅极电压，可以控制阈电压(thresholdvoltage)。上下栅电极可以相互电连接以具有相同的电位，或者，上下栅电极可以与不同布线连接以具有不同的电位。例如，当阈电压被设置成O或接近O以降低驱动电压时，可以实现功耗的降低。或者，当阈电压被设置成正的时，薄膜晶体管可以起增强型晶体管的作用。又或，当阈电压被设置成负的时，薄膜晶体管可以起耗尽型晶体管的作用。 例如，包括增强型晶体管和耗尽型晶体管的组合的倒相电路(下文称为EDMOS电路)可以用于驱动电路。驱动电路至少包括逻辑电路部分、和开关部分或缓冲器部分。逻辑电路部分具有包括上述EDMOS电路的电路结构。并且，优选地将大接通电流可以流过的薄膜晶体管用于开关部分或缓冲器部分。使用包括在氧化物半导体层上方和下方的栅电极的耗尽型晶体管或薄膜晶体管。 可以无需极大增加步骤数地在相同衬底上制造具有不同结构的薄膜晶体管。例如，可以在用于高速驱动的驱动电路中形成使用包括在氧化物半导体层上方和下方的栅电极的薄膜晶体管的EDMOS电路，而可以将包括只在氧化物半导体层下方的栅电极的薄膜晶体管用于像素部分。 注意，在整个说明书中，将阈电压为正的η沟道TFT(场效应晶体管)称为增强型晶体管，而将阈电压为负的η沟道TFT称为耗尽型晶体管。 用于设置在氧化物半导体层上方的栅电极的材料的例子包括从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钥(Mo)、铬(Cr)、钕(Nd)和钪(Sc)中选择的元素、和包含上述元素中的任何元素作为其成分的合金，并且可以没有特别限制地使用任何导电膜。并且，栅电极不局限于包含上述元素中的任何元素的单层结构，而可以具有两层或更多层的叠层结构。 作为用于设置在氧化物半导体层上方的栅电极的材料，可以使用与像素电极的材料相同的材料(譬如，在透射型显示器件的情况下，透明导电膜)。例如，可以在与形成与像素部分中的薄膜晶体管电连接的像素电极的步骤相同的步骤中形成设置在氧化物半导体层上方的栅电极。因此，可以无需极大增加步骤数地形成设置在氧化物半导体层上方和下方的薄膜晶体管。另外，将栅电极设置在氧化物半导体层的上方，从而在检查薄膜晶体管的可靠性的偏温应力测试(bias-temperature stess test)(下文称为BT测试)中，可以减小BT测试前后薄膜晶体管阈电压的变化量。也就是说，将栅电极设置在氧化物半导体层的上方，从而可以提高可靠性。 公开在本说明书中的专利技术的一个实施例是一种半导体器件，其包括:在绝缘表面上的第一栅电极；在第一栅电极上的第一绝缘层；在第一绝缘层上的源电极和漏电极；在源电极和漏电极上的氧化物半导体层；覆盖氧化物半导体层的第二绝缘层；和在第二绝缘层上的第二栅电极，其中，氧化物半导体层形成于第一绝缘层上，并与第一栅电极重叠，氧化物半导体层的至少一部分设置在源电极和漏电极之间，并且第二栅电极与氧化物半导体层和第一栅电极重叠。 利用上述结构，实现了至少一个上述目的。 在上述结构中，使第二栅电极的宽度大于第一栅电极的宽度，从而可以将电压从第二栅电极施加在整个氧化物半导体层上。 或者，在上述结构中，当第一栅电极的宽度小于第二栅电极的宽度时，与源电极和漏电极重叠的第一栅电极的面积缩小，从而可以减小寄生电容。又或，可以采用使第二栅电极的宽度小于源电极和漏电极之间的距离的结构，以便第二栅电极与源电极和漏电极不重置，从而进一步减小寄生电容。 并且，上述结构的制造方法有特征。该制造方法是制造半导体器件的方法，包含如下步骤:在绝缘表面上形成第一栅电极；在第一栅电极上形成第一绝缘层；在第一绝缘层上形成源电极和漏电极；对第一绝缘层、源电极和漏电极进行等离子体处理；在源电极和漏电极上形成氧化物半导体层；形成覆盖氧化物半导体层的第二绝缘层；和在第二绝缘层上形成第二栅电极。在这种制造方法中，第二栅电极由与像素电极相同的材料和相同的掩模形成，从而可以无需极大增加步骤数地制造半导体器件。 本专利技术的另一个实施例是包含像素部分和驱动电路的半导体器件，其中，像素部分至少包括含有第一氧化物半导体层的第一薄膜晶体管；驱动电路至少包括EDMOS电路，EDMOS电路中包括含有第二氧化物半导体层的第二薄膜晶体管和含有第三氧化物半导体层的第三薄膜晶体管；第三薄膜晶体管包括在第三氧化物半导体层下方的第一栅电极、和在第三氧化物半导体层上方的第二栅电极；第三氧化物半导体层的至少一部分设置在源电极和漏电极之间，并且第二栅电极本文档来自技高网...

【技术保护点】
一种半导体器件，包含：在绝缘表面上的第一栅电极；在所述第一栅电极上的第一绝缘层；在所述第一绝缘层上的源电极和漏电极；在所述源电极和所述漏电极上的氧化物半导体层；覆盖所述氧化物半导体层的第二绝缘层；和在所述第二绝缘层上的第二栅电极，其中，所述氧化物半导体层形成于所述第一绝缘层上，并与所述第一栅电极重叠，所述氧化物半导体层的至少一部分设置在所述源电极和所述漏电极之间，并且所述第二栅电极与所述氧化物半导体层和所述第一栅电极重叠。

【技术特征摘要】
2008.10.24 JP 2008-2746501.一种半导体器件，包含: 在绝缘表面上的第一栅电极； 在所述第一栅电极上的第一绝缘层； 在所述第一绝缘层上的源电极和漏电极； 在所述源电极和所述漏电极上的氧化物半导体层； 覆盖所述氧化物半导体层的第二绝缘层；和 在所述第二绝缘层上的第二栅电极， 其中，所述氧化物半导体层形成于所述第一绝缘层上，并与所述第一栅电极重叠， 所述氧化物半导体层的至少一部分设置在所述源电极和所述漏电极之间，并且 所述第二栅电极与所述氧化物半导体层和所述第一栅电极重叠。2.按照权利要求1所述的半导体器件，其中，所述第一栅电极的宽度大于所述第二栅电极的宽度。3.按照权利要求1所述的半导体器件，其中，所述第一栅电极的宽度小于所述第二栅电极的宽度。4.按照权利要求1所述的半导体器件，其中，所述第二栅电极的宽度小于所述源电极与所述漏电极之间的距离。5.按照权利要求1所述的半导体器件，其中，所述第一栅电极和所述第二栅电极具有相同的电位。6.按照权利要求1所述的半导体器件，其中，所述第一栅电极和所述第二栅电极具有不同的电位。7.—种制造半导体器件的方法，包含如下步骤: 在绝缘表面上形成第一栅电极； 在所述第一栅电极上形成第一绝缘层； 在所述第一绝缘层上形成源电极和漏电极； 对所述第一绝缘层、所述源电极和所述漏电极进行等离子体处理； 在所述源电极和所述漏电极上形成氧化物半导体层； 形成覆盖所述氧化物半导体层的第二绝缘层；和 在所述第二绝缘层上形成第二栅电极。8.按照权利要求7所述的制造半导体器件的方法，其中，所述氧化物半导体层包含从由铟、镓、和锌组成的组中选择的材料。9.一种半导体器件,包含: 晶体管，所述晶体管包括: 第一栅电极； 所述第一栅电极上的源电极和漏电极； 氧化物半导体层 ，所述氧化物半导体层在所述源电极和所述漏电极上且与所述源电极和漏电极电接触；以及 第二栅电极，所述第二栅电极在所述氧化物半导体层上， 其中，所述第二栅电极的宽度大于所述氧化物半导体层的沟道形成区的宽度，并且所述第二栅电极覆盖所述沟道形成区，并且其中，所述氧化物半导体层包含氧化物半导体材料，所述氧化物半导体材料包括铟、镓、锌。10.按照权利要求9所述的半导体器件，其中，所述第二栅电极完全覆盖所述氧化物半导体层。11.一种半导体器件,包含: 晶体管，所述晶体管包括: 第一栅电极； 所述第一栅电极上的源电极和漏电极； 氧化物半导体层，所述氧化物半导体层在所述源电极和所述漏电极上且与所述源电极和漏电极电接触；以及 第二栅电极，所述第二栅电极在所述氧化物半导体层上， 其中，所述第二栅电极的宽度大于所述第一栅电极的宽度，并且所述第二栅电极覆盖所述第一栅电极，并且 其中，所述氧化物半导体层包含氧化物半导体材料，所述氧化物半导体材料包括铟、镓、锌。12.—种半导体器件，包含: 第一晶体管，所述第一晶体管包括: 第一栅电极； 所述第一栅电极上的第一绝...

【专利技术属性】
技术研发人员：宫入秀和，长多刚，秋元健吾，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP