用于修改感测放大器的激活的系统和方法技术方案

描述了一种与控制存储器设备中感测放大器相关联的系统、方法和其他实施方式。根据一个实施方式，装置包括信号生成器，被配置为生成感测使能信号，所述感测使能信号激活存储器设备中存储器单元的感测放大器。该装置包括虚设存储器单元，被连接至电流镜电路，所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化来改变所述感测使能信号的时序。该装置还包括控制器，被配置为通过选择地启用所述电流镜电路中多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序。所述多个半导体门被并行连接。

【技术实现步骤摘要】
【国外来华专利技术】用于修改感测放大器的激活的系统和方法相关申请的交叉引用本公开要求2012年1月17日提交的美国临时申请序列No.61/587,429的权益，其全部内容通过引用并入于此。
技术介绍
这里为了总体上给出本公开内容的背景的目的而提供了
技术介绍
描述。至于在此
技术介绍
部分中所描述的工作以及在提交时可能无法被视为现有技术的描述方面，当前署名的专利技术人的工作既未明确也未隐含地被认可作为相对于本公开内容的现有技术。感测放大器是计算机存储器中感测存储器单元中存储的电压的元件。该感测放大器通过确定存储器单元的电压继而将该电压放大至可以在逻辑电路(例如，主机)中用以表现数据值的操作电压来确定存储器单元的数据值。通过此方式，感测放大器以逻辑电路操作的电压电平向逻辑电路提供存储器单元中存储的比特值。然而，存储器单元之间的偏差可以在存储器单元向感测放大器提供位线上电压的快速程度之间产生差异。这些偏差在配置激活感测放大器的感测使能信号时造成困难。例如，如果在感测放大器被激活之前存储器单元没有向该感测放大器提供存储的电压，则该感测放大器可能在感测电压方面经受困难。另外，如果感测使能信号被大间隔延迟以对慢存储器单元负责，则存储器设备经受访问时延困难。
技术实现思路
总体上，本说明书的一方面公开了一种装置。该装置包括信号生成器，被配置为生成感测使能信号，所述感测使能信号激活存储器设备中存储器单元的感测放大器。该装置包括虚设存储器单元，被连接至电流镜电路，所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化来改变所述感测使能信号的时序。该装置还包括控制器，被配置为通过选择地启用所述电流镜电路中多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序。所述多个半导体门被并行连接。在另一实施方式中，所述存储器设备是静态随机访问存储器(SRAM)并且所述装置被集成有所述SRAM。在另一实施方式中，所述控制器被配置为修改所述感测使能信号的所述时序以提前所述感测使能信号发生的时间。在另一实施方式中，所述控制器被配置为通过基于所述控制器启用的所述多个半导体门的数目的量来提前所述感测使能信号发生的时间，并且其中由所述控制器启用的每个半导体门将所述感测使能信号的所述时序提前预定量。在另一实施方式中，所述时序变化是所述虚设存储器单元产生满足用于从所述虚设存储器单元读取的阈值电压的电压时与所述虚设存储器单元被期望产生所述电压时的所述预定时序之间的差。在另一实施方式中，所述阈值电压是用于激活逻辑门的最小电压。在另一实施方式中，所述虚设存储器单元包括连接至电压源的位线。总体上，在另一方面，本说明书公开了一种方法。该方法包括检测虚设存储器单元中与预定时序的时序变化。该方法包括至少部分基于所述时序变化调节感测使能信号的时序。该方法包括选择地启用一个或多个并行半导体门以修改所述感测使能信号的所述时序。该方法还包括在信号生成器中至少部分基于所述时序生成所述感测使能信号。所述感测使能信号激活存储器设备中的感测放大器。在另一实施方式中，启用所述一个或多个并行半导体门提前所述信号生成器生成所述感测使能信号的时间。在另一实施方式中，启用所述一个或多个并行半导体门通过基于从控制器的控制信号启用的所述多个并行半导体门的数目的量来提前所述感测使能信号激活所述感测放大器的时间。在另一实施方式中，针对被启用的所述多个半导体门的每个半导体门，所述感测使能信号的所述时序被提前预定量。在另一实施方式中，所述时序变化是所述虚设存储器单元产生满足用于从所述虚设存储器单元读取的阈值电压的电压时与所述虚设存储器单元被期望产生所述电压时的所述预定时序之间的差。在另一实施方式中，所述阈值电压是用于激活逻辑门的最小电压。在另一实施方式中，生成所述感测使能信号使得所述感测放大器从所述存储器单元读取值。在另一实施方式中，检测虚设存储器单元中的所述时序变化包括读取被硬连线至电压源的所述虚设存储器单元的位线。总体上，在一方面中，本说明书公开了一种集成电路。该集成电路包括信号生成器，被配置为产生激活感测放大器的感测使能信号。该集成电路包括虚设存储器单元，被连接至电流镜电路。所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化改变所述感测使能信号的时序。在另一实施方式中，该集成电路包括控制器，被配置为通过选择地启用所述电流镜电路中并行连接的多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序。在另一实施方式中，所述电流镜电路包括多个半导体门，所述多个半导体门被并行连接并且被配置为基于被启用的所述半导体门的数目来改变由所述虚设存储器单元提供电压的速率。在另一实施方式中，所述感测使能电路被配置为激活所述感测放大器以从存储器设备中的存储器单元读取数据。在另一实施方式中，所述集成电路是静态随机访问存储器(SRAM)。附图说明结合于其中并且构成说明书一部分的附图图示了本公开内容的各种系统、方法和其它实施方式。图中所图示的元件界限(例如，框、框的群组或其它形状)表示边界的一个示例。在一些示例中，一个元件可以被设计为多个元件，或者多个元件可以被设计为一个元件。在一些示例中，被示为另一元件的内部组件的元件可以被实施为外部组件，并且反之亦然。图1图示了与控制存储器设备中感测放大器何时被使能相关联的装置的一个实施方式。图2图示了与控制存储器设备中感测放大器何时被使能相关联的虚设存储器单元的一个实施方式。图3图示了与控制存储器设备中感测放大器何时被使能相关联的装置的一个实施方式。图4图示了针对图3中所示装置的时序图。图5图示了来自虚设存储器单元的两个示例虚设位线信号的时序图。图6图示了与控制存储器设备中感测放大器何时被使能相关联的方法的一个实施方式。图7图示了与控制存储器设备中感测放大器何时被使能相关联的存储器设备的一个实施方式。图8图示了虚设存储器单元的示例左列和右列。具体实施方式这里描述了与控制存储器设备中感测放大器何时被使能相关联的系统、方法和其他实施方式的示例。如前所述，感测放大器是存储器设备中感测存储器单元的逻辑电平(即，所存储的数据)的元件。该感测放大器通过确定位线上存储器单元提供的电压值来确定存储器单元中存储的逻辑电平。不同的电压值(例如，0mV或1mV)表示不同的数据值(例如，0或1)。在电压值被确定之后，感测放大器将电压(例如，1mV)放大至供计算设备使用的操作电压(例如，5mV)。然而，感测放大器被激活以读取电压的时序可以通过若干方式影响存储器设备的性能。例如，如果感测放大器在存储器单元提供位线上电压或者位线尚未达到用于检测逻辑电平的必要阈值电压之前被激活，则感测放大器可能在确定所存储数据方面经受困难。另外，位线达到用于检测的阈值的速率可以例如取决于存储器设备的存储器单元中制造变化而变化。为了解决关于何时生成感测使能信号的困难，时序裕度被添加至感测使能信号。该时序裕度延迟感测使能信号被生成的时间由此也延迟感测放大器被激活的时间。然而，选择被应用于许多不同存储器单元的一个时序裕度导致针对最坏情况使用时序裕度，这继而促成存储器设备中延迟的访问时间。因此，在一个实施方式中，生成感测使能信号的电路包括虚设存储器单元。由于单元本文档来自技高网...

【技术保护点】
一种装置，包括：信号生成器，被配置为生成感测使能信号，所述感测使能信号激活存储器设备中存储器单元的感测放大器；虚设存储器单元，被连接至电流镜电路，所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化来改变所述感测使能信号的时序；以及控制器，被配置为通过选择地启用所述电流镜电路中多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序，其中所述多个半导体门被并行连接。

【技术特征摘要】
【国外来华专利技术】2012.01.17 US 61/587,4291.一种用于修改感测放大器的激活的装置，包括：信号生成器，被配置为生成感测使能信号，所述感测使能信号激活存储器设备中存储器单元的感测放大器；虚设存储器单元，被连接至电流镜电路，所述电流镜电路被配置为检测所述虚设存储器单元中与预定时序的时序变化并且至少部分基于所述时序变化来改变所述感测使能信号的时序；以及控制器，被配置为通过选择地启用所述电流镜电路中多个半导体门的一个或多个半导体门来修改所述感测使能信号的所述时序，其中所述多个半导体门被并行连接。2.根据权利要求1所述的装置，其中所述存储器设备是静态随机访问存储器SRAM并且所述装置被集成有所述SRAM，以及其中所述虚设存储器单元通过所述电流镜电路向所述信号生成器提供虚设位线上的信号以改变时序。3.根据权利要求1所述的装置，其中所述控制器被配置为修改所述感测使能信号的所述时序以提前所述感测使能信号发生的时间。4.根据权利要求3所述的装置，其中所述控制器被配置为通过基于所述控制器启用的所述多个半导体门的数目的量来提前所述感测使能信号发生的时间，并且其中由所述控制器启用的每个半导体门将所述感测使能信号的所述时序提前预定量。5.根据权利要求1所述的装置，其中所述时序变化是所述虚设存储器单元产生满足用于从所述虚设存储器单元读取的阈值电压的电压时与所述虚设存储器单元被期望产生所述电压时的所述预定时序之间的差。6.根据权利要求5所述的装置，其中所述阈值电压是用于激活逻辑门的最小电压。7.根据权利要求1所述的装置，其中所述虚设存储器单元包括连接至电压源的位线。8.一种用于修改感测放大器的激活的方法，包括：检测虚设存储器单元中从预定时序的时序变化，所述虚设存储器单元是静态随机访问SRAM存储器单元，带有一个连接，在被激活时使得所述SRAM提供相同的电压值；至少部分基于所述时序变化调节感测使能信号的时序；选择地启用一个或多个并行半导体门以修改所述感测使能信号的所述时序；以及在信号生成器中...

【专利技术属性】
技术研发人员：孙文会，P·李，W·李，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB