铜基材的化学镀层结构及其工艺制造技术

本发明专利技术公开了一种铜基材的化学镀层结构及其工艺，该结构包括铜基材，铜基材的表面上设有导电区和非导电区，铜基材的导电区上包覆有置换钯层，且铜基材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。本发明专利技术的铜基材上仅镀有化学镀钯层和化学镀金层，不存在化学镀镍金、镍钯金的镍腐蚀状况，不仅提高了产品的可靠性，而且无化学镀镍的存在，有效该结构避免受周围磁性环境的影响，达到镀层不易磁化的效果；可适合10μm或以下的线宽线距，避免产生渗镀的风险；该结构中省略了化学镀镍层，大大降低了该镀层结构的成本，达到了成本低的效果；且具有镀层不易磁化、键合性能好、焊接稳定及品质可靠等特点。

【技术实现步骤摘要】
铜基材的化学镀层结构及其工艺
本专利技术涉及集成电路
，尤其涉及一种铜基材的化学镀层结构及其工艺。
技术介绍
印制线路板是以电子元件连接为主的互连件，它是通过自身提供的线路和焊接部 位，焊装上各种元器件从而成为具有一定功能的电子部件。由于近年来对电子线路高密度 的需求愈来愈大，采用通孔电镀法制作的高密度印制线路板，特别是多层印制线路板的需 要显得更为重要。印制线路板的制作与电镀、化学镀技术相结合，可以实现通孔的导电化 与线路板导体层的形成，以及线路板导体层的多功能化。 化学镍金工艺已长久应用于线路板或1C载板的表面处理领域。这得益于化学镍 金工艺所具有的众多优点。化学镍金工艺具有耐磨性好、分散能力强、可多次焊接的性能， 并且能兼容多种助焊剂，可以满足不同组装的要求，又是一种极好的铜面保护层。化学镍金 工艺集可焊接、可接触导通，可打线、可散热等功能于一身，是PCB板面单一处理却具有多 用途的湿制程。 虽然化学镍金工艺经过多年的发展，目前已比较成熟，但从国内外相关报道来看， 仍然存在难以解决的问题。化学镍金工艺应用于印制板时经常受到黑盘、个别焊点不牢、可 焊性差的困扰；并且有时只有当器件焊接到线路板之后才能发现这种现象，这给工业生产 造成了很大的损失。同时，由于BGA (球栅阵列封装）焊垫越来越小而导致的脆裂异常，使 化学镍金工艺的应用收到越来越多的质疑。 先进封装趋势以更小、更复杂以及更智慧型的系统持续进行，为了能整合各项功 能在一个高密度封装空间里的经济方式，半导体封装的小型化和半导体芯片高密度封装技 术的重要性日趋突出。在这种情况下，化学镍金技术已无法满足高密封封装技术的需求了， 而化学镀镍钯金技术因适合无铅焊锡及打线应用而引起广泛的关注。 化学镍钯金(金层可备选）技术从一定程度上消除了化学镍金技术的部分缺陷，但 是目前化学镍钯金(金层可备选）技术尚不能广泛应用的原因在于两个方面：其一、镀液的 稳定性难于控制，钯是可以做催化剂的活性金属，当添加了还原剂之后，钯自身很容易发生 反应；其二、沉积速度不稳定，最初配槽时沉积速度很快，几天后反应速度降低很多。 同时，上述化学镍金工艺和化学镍钯金工艺都是使用镍金属作为表面处理的第一 层镀层。由于镍金属的固有特性，很容易受周围磁性环境的影响使化学镍金镀层；化学镍钯 镀层或化学镍钯金镀层带上磁性，从而影响诸多精密电子元器件的功能发挥，比如GPS导 航用产品。 另外，在晶圆级封装领域中的晶圆电极，随着芯片的功能与高度集成的需求越来 越大，目前半导体封装产业正向晶圆级封装方向发展，它是一种常用的提高硅片集成度的 方法，具有降低测试和封装成本，降低引线电感，提高电容特性，改良散热通道，降低贴装高 度等优点。 随着晶片设计益趋复杂，所搭配的封装制程难度也同步提高；传统的2D技术已经 不能满足高集成，轻型化，低功耗的需求。因此晶圆代工及封测业者为让晶片在不影响占位 空间的前提下，顺利向上堆叠并协同运作，因而让芯片在三维方向（3D)上集成的概念应运 而生。3D集成技术降低了芯片的RC延迟、提供了广泛的I/O可能性、缩小了封装尺寸，从 而提高了芯片的整体性能。 在晶圆电极的3D封装中，由于集成度的不断发展和提高，芯片叠加不断增加，线 路的密度也越来越大，线宽线距越来越小。传统的工艺使用化学镀镍金制程完成RDL或UBM 或TSV的部分制程，但是随着线宽线距不断缩小，化学镀镍金容易渗镀导致的短路（short) 的品质问题凸显，目前来看化学镀镍金适合25 μ m以上的线宽线距，随着线宽线距的不断 缩小，容易造成线路搭桥，出现短路，产品良率大受影响。另外，化学镀镍金本身存在镍腐蚀 情况，容易产生黑镍或者黑垫，极大的影响了焊接性能，产品的品质可靠性不佳。 传统的采用传统化学镀镍钯金工艺制备产品的步骤如下： 第一，铜基材经过全处理，包括清洁除油，微蚀，预浸，活化等前处理工艺； 第二，经过前处理工艺的准备工作后进行化学镀镍； 第三，化学镀镍后进行化学镀钯； 第四，根据工艺要求，可选择在化学镀钯后再进行化学镀金。 请参阅图3,传统的化学镀镍金为在铜基材20的表面镀化学镀镍层21和化学镀 金层22 ;请参阅图4,传统的化学镍钯金为在铜基材30的表面镀化学镀镍层31、化学镀钯 层32和化学镀金层33。 综合上述的描述，传统的化学镀镍金或化学镍钯金工艺在印刷线路板或晶圆电极 产品的使用中存在以下缺陷： 1) 传统化学镀镍金技术制程中受到化学镀镍活性高等问题而产生渗镀的技术缺陷， 导致本该独立的两条线路又连结在一起，使产品产生电学性能缺陷；另外化学镀镍金由于 镍腐蚀问题，还会导致焊接可靠性下降； 2) 目前化学镀镍金的最小线宽线距只能做到25 μ m，难以不适合较小的线宽线距，如 10 μ m或10 μ m以下的线宽线距，其容易产生渗镀等不良； 3) 化学镀镍金和化学镀镍钯金工艺都是使用镍金属作为表面处理的第一层镀层，镍金 属很容易受周围磁性环境的影响使化学镍金镀层；化学镍钯镀层或化学镍钯金镀层带上磁 性，从而影响诸多精密电子元器件的功能发挥。 因此，市面上急需一种新的工艺来解决现有化学镀镍金和化学镀镍钯金工艺在印 刷线路板或晶圆电极产品铜基材中存在的缺陷。
技术实现思路
针对上述技术中存在的不足之处，本专利技术提供一种成本低、镀层不易磁化、键合性 能好、适合较小线宽线距且不产生渗镀风险的铜基材的化学镀层结构及其工艺。 为实现上述目的，本专利技术提供一种铜基材的化学镀层结构，包括铜基材，所述铜基 材的表面上设有导电区和非导电区，所述铜基材的导电区上包覆有置换钯层，且所述铜基 材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。 其中，所述化学镀钯层为纯钯层或钯磷合金层。 其中，所述化学镀钯层的厚度在0. 01-0. 5 μ m之间。 其中，所述化学镀金层的厚度在0. 01-0. 3 μ m之间。 其中，所述铜基材的厚度在0. 1-100 μ m之间。 其中，所述铜基材为真空镀铜、覆铜或电镀铜中的一种或几种的组合。 其中，所述铜基材为印制线路板上的铜基材或晶圆电极上的铜基材。 为实现上述目的，本专利技术还提供一种铜基材的化学镀层结构的工艺，包括以下步 骤： 步骤1，铜基材经过活化处理工艺；其中该工艺中的钯离子浓度在10-2000ppm，使得铜 基材的导电区具有一定的置换钯层； 步骤2,经过活化处理工艺后进行化学镀钯，使得在铜基材上形成化学镀钯层； 步骤3,在化学镀钯后再进行化学镀金，使得在化学镀钯层上形成化学镀金层。 其中，所述活化处理工艺之前还包括步骤0,该步骤0为对铜基材进行清洁除油、 微蚀和预浸工艺。 与现有技术相比，本专利技术提供的铜基材的化学镀层结构及其工艺，具有以下有益 效果： 1) 铜基材采用先化学镀钯再化学镀金的工艺，不存在化学镀镍金、镍钯金的镍腐蚀状 况，不仅提高了产品的可靠性，而且采用无镍磷镀层，有效避免该结构受周围磁性环境的影 响，达到镀层不易磁化的效果； 2) 铜基材活化处理工艺中的钯离子浓度在10-2000ppm，使得铜基材具有一定置本文档来自技高网...

【技术保护点】
一种铜基材的化学镀层结构，其特征在于，包括铜基材，所述铜基材的表面上设有导电区和非导电区，所述铜基材的导电区上包覆有置换钯层，且所述铜基材的导电区包覆置换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。

【技术特征摘要】
1. 一种铜基材的化学镀层结构，其特征在于，包括铜基材，所述铜基材的表面上设有导 电区和非导电区，所述铜基材的导电区上包覆有置换钯层，且所述铜基材的导电区包覆置 换钯层后由下至上依次化学镀有化学镀钯层和化学镀金层。2. 根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述化学镀钯层为纯 钯层或钯磷合金层。3. 根据权利要求2所述的铜基材的化学镀层结构，其特征在于，所述化学镀钯层的厚 度在0· 01-0. 5 μ m之间。4. 根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述化学镀金层的厚 度在0.01-0. 3μπι之间。5. 根据权利要求1所述的铜基材的化学镀层结构，其特征在于，所述铜基材的厚度在 0. 1-100 μ m 之间。6. 根据权利要求5所述的...

【专利技术属性】
技术研发人员：王江锋，何志刚，李云华，
申请(专利权)人：深圳市创智成功科技有限公司，
类型：发明
国别省市：广东;44