用于高速传输的多路并行光组件制造技术

本实用新型专利技术公开了一种用于高速传输的多路并行光组件及其组装方法，该光组件包括并行光纤耦合对准组件、衬板、芯片载体、光电芯片阵列组和驱动电路芯片组；光电芯片阵列组贴装于衬板上，驱动电路芯片组贴装于衬板上；芯片载体的中部具有一通孔；芯片载体贴装于衬板上，并使光电芯片阵列组和驱动电路芯片组穿设于通孔内，且驱动电路芯片组的厚度与芯片载体的厚度相差设定距离；驱动电路芯片组分别与光电芯片阵列组和芯片载体上通孔周边的电路线打线连接；光电芯片阵列组与并行光纤耦合对准组件耦合对准。该组件能够减小驱动电路芯片组与光电芯片阵列组以及芯片载体上的电路线间的打线长度，减小打线产生寄生电感和电容，提升高速信号传输的能力。

【技术实现步骤摘要】

本技术涉及光纤通信
，具体是涉及一种用于高速传输的多路并行光 组件。 用于高速传输的多路并行光组件
技术介绍
为了适应人们对通信带宽需求的日益增加，增加传输容量及减小功耗是光纤通信 领域的重中之重，并行光纤技术由此日益发展。目前利用并行光纤技术的主要产品有QSFP 光模块，CFP光模块，雷电（Thunderbolt)线缆，光有源HDMI线缆等。并行光学技术的主要 特征是在一个单独器件或模块中有多路并行激光器或并行光电二极管对准多路光纤。用于 高速传输的多路并行光组件或模块通常包括多路并行激光器阵列（VCSEL芯片阵列）及其 驱动器1C (驱动电路芯片组），并行光电二极管阵列（ro芯片阵列）及放大器1C (驱动电路 芯片组），VCSEL芯片阵列的通道数与ro芯片阵列的通道数通常由光组件或模块的类型决 定。一般用于40G/100G高速传输的光组件，要求同时具备光纤耦合对准精度高，散热快，能 抗电磁干扰且易于生产，这对设计提出了更高的要求。 目前，在用于高速传输的多路并行光组件中，通常是先将驱动电路芯片组和相应 的VCSEL芯片阵列或/和ro芯片阵列贴装在芯片载体（PCB板）上，再通过引线键合（wire bonding)打线的方式将驱动电路芯片组和相应的VCSEL芯片阵列或/和Η)芯片阵列以及 PCB板上电路线连接起来。由于PCB板制造技术的限制（通常线宽线距为4mil/4mil)以 及高出PCB板打线产生的弧度等原因，往往使得从驱动电路芯片组到VCSEL芯片阵列或/ 和芯片阵列以及PCB板上的电路线的打线距离超过1mm，而40G/100G传输信号要求打线 长度不宜超过1_，否则容易产生一些寄生电容及电感，从而使信号在传输的过程中发生畸 变，影响通信质量。且将驱动电路芯片组和相应的VCSEL芯片阵列或/和ro芯片阵列贴装 在芯片载体（PCB板）上，而40G/100G传输信号产生的热量都来自驱动电路芯片组阵列与 光电芯片阵列组，存在芯片散热的问题。
技术实现思路
为了解决上述技术问题，本技术提出一种用于高速传输的多路并行光组件， 该组件能够减小驱动电路芯片组与光电芯片阵列组以及芯片载体上的电路线间的打线长 度，大大减小打线产生寄生电感和电容，提升高速信号传输的能力，从而应用于40G/100G 的高速传输，且该组件具有散热快、能抗电磁干扰和易于生产等优点。 本技术的技术方案是这样实现的： -种用于高速传输的多路并行光组件，包括并行光纤耦合对准组件、衬板、芯片载 体、光电芯片阵列组和用于驱动所述光电芯片阵列组的驱动电路芯片组；所述光电芯片阵 列组贴装于所述衬板上，所述驱动电路芯片组靠近所述光电芯片阵列组一侧贴装于所述衬 板上；所述芯片载体的中部具有一与所述驱动电路芯片组和所述光电芯片阵列组贴装后的 形状与尺寸相匹配的通孔；所述芯片载体贴装于所述衬板上，并使所述光电芯片阵列组和 所述驱动电路芯片组穿设于所述通孔内，且所述驱动电路芯片组的厚度与所述芯片载体的 厚度相差设定距离；所述驱动电路芯片组分别与所述光电芯片阵列组和所述芯片载体上所 述通孔周边的电路线打线连接；所述光电芯片阵列组与所述并行光纤耦合对准组件耦合对 准。 作为本技术的进一步改进，所述驱动电路芯片组的厚度减去所述芯片载体的 厚度的差值范围为-〇. 5mm?+0. 5mm。 作为本技术的进一步改进，所述光电芯片阵列组与所述衬板之间设有热沉 片，所述光电芯片阵列组的厚度加上所述热沉片的厚度与所述驱动电路芯片组的厚度相差 设定距离。 作为本技术的进一步改进，所述光电芯片阵列组的厚度加上所述热沉片的厚 度后减去所述驱动电路芯片组的厚度的差值范围为-〇. 5mm?+0. 5_。 作为本技术的进一步改进，所述光电芯片阵列组包括一 VCSEL芯片阵列和一 ro芯片阵列；所述驱动电路芯片组包括驱动所述VCSEL芯片阵列的驱动器1C和驱动所述 ro芯片阵列的放大器ic。 作为本技术的进一步改进，所述衬板的材质为具有高导热率的氮化铝或金 属。 作为本技术的进一步改进，所述芯片载体为柔性电路板，所述柔性电路板一 端压合固定于所述衬板上方，所述柔性电路板另一端上方排布有数个BGA植球焊盘。 作为本技术的进一步改进，所述并行光纤耦合对准组件包括透镜阵列、ΜΡ0光 纤连接器和间隔定位穿设于所述ΜΡ0光纤连接器内的多路并行光纤，所述透镜阵列包括一 透镜本体、垂直方向内嵌在所述透镜本体内的与所述光电芯片阵列组对应的第二透镜阵列 面、水平方向内嵌在所述透镜本体内的与所述多路并行光纤对应的第一透镜阵列面和内嵌 在所述透镜本体内的使光路在所述第二透镜阵列面与所述第一透镜阵列面之间折转90度 的反射面；所述透镜阵列与所述ΜΡ0光纤连接器通过导引柱与导引孔插置固定的方式进行 定位，使光电芯片阵列组与其对应的第二透镜阵列面耦合对准。 作为本技术的进一步改进，另设有一用于屏蔽电磁干扰的具有容置空间的屏 蔽罩，所述屏蔽罩与所述芯片载体固定连接，使所述并行光纤耦合对准组件的前端、所述光 电芯片阵列组和所述驱动电路芯片组置于所述容置空间内。 本技术的有益效果是：本技术提供一种用于高速传输的多路并行光组 件，通过在芯片载体上开设一通孔，将驱动电路芯片组和光电芯片阵列组（ro芯片阵列或/ 和VCSEL芯片阵列）贴装在衬板上后穿设于该通孔内，由于通孔与驱动电路芯片组与光电 芯片阵列组贴装贴装后的形状与尺寸相匹配，即通孔的形状和尺寸恰能容纳驱动电路芯片 组与光电芯片阵列组，且芯片载体的厚度与驱动电路芯片组的厚度相差设定距离，即芯片 载体的厚度近似于驱动电路芯片组的厚度，因此，能够在驱动电路芯片组与芯片载体上通 孔周边的电路线打线连接时保证金线长度最短，该技术方案相对传统技术方案直接将驱动 电路芯片组贴装于芯片载体上，能够减小驱动电路芯片组与芯片载体上的电路线打线连接 时的金线长度，满足40G/100G高速传输对于打线长度的要求，避免由于打线长度过长而产 生一些寄生电容及电感，使高速信号在传输的过程中发生畸变，影响通信质量，因此，本实 用新型能够有效提升高速信号传输的能力。较佳的，驱动电路芯片组的厚度减去芯片载体 的厚度的差值范围为-o. 5mm?+0. 5mm。具体实施时，可将驱动电路芯片组的上表面与芯 片载体的上表面设计在同一个平面上或使芯片载体的上表面略低于驱动电路芯片组的上 表面，这样可以保证它们之间的打线尽可能的短，从而提高可传输的速率。较佳的，光电芯 片阵列组与衬板之间设有热沉片，光电芯片阵列组的厚度加上热沉片的厚度与驱动电路芯 片组的厚度相差设定距离。这样，通过调整热沉片的厚度，可以使光电芯片阵列组的厚度加 上热沉片的厚度与驱动电路芯片组的厚度相差设定距离，即光电芯片阵列组的厚度加上热 沉片的厚度近似于驱动电路芯片组的厚度；以便光电芯片阵列组与驱动电路芯片组进行打 线键合时控制金丝长度最短，进一步达到减小金丝电感，提高光组件的高频性能的目的。较 佳的，光电芯片阵列组的厚度加上热沉片的厚度后减去驱动电路芯片组的厚度的差值范围 为-〇. 5mm?本文档来自技高网...

【技术保护点】
一种用于高速传输的多路并行光组件，其特征在于：包括并行光纤耦合对准组件(1)、衬板(2)、芯片载体(3)、光电芯片阵列组(4)和用于驱动所述光电芯片阵列组的驱动电路芯片组(5)；所述光电芯片阵列组贴装于所述衬板上，所述驱动电路芯片组靠近所述光电芯片阵列组一侧贴装于所述衬板上；所述芯片载体的中部具有一与所述驱动电路芯片组和所述光电芯片阵列组贴装后的形状与尺寸相匹配的通孔(31)；所述芯片载体贴装于所述衬板上，并使所述光电芯片阵列组和所述驱动电路芯片组穿设于所述通孔内，且所述驱动电路芯片组的厚度与所述芯片载体的厚度相差设定距离；所述驱动电路芯片组分别与所述光电芯片阵列组和所述芯片载体上所述通孔周边的电路线打线连接；所述光电芯片阵列组与所述并行光纤耦合对准组件耦合对准。

【技术特征摘要】
1. 一种用于高速传输的多路并行光组件，其特征在于：包括并行光纤耦合对准组件 (1)、衬板（2)、芯片载体（3)、光电芯片阵列组（4)和用于驱动所述光电芯片阵列组的驱动 电路芯片组（5);所述光电芯片阵列组贴装于所述衬板上，所述驱动电路芯片组靠近所述 光电芯片阵列组一侧贴装于所述衬板上；所述芯片载体的中部具有一与所述驱动电路芯片 组和所述光电芯片阵列组贴装后的形状与尺寸相匹配的通孔（31);所述芯片载体贴装于 所述衬板上，并使所述光电芯片阵列组和所述驱动电路芯片组穿设于所述通孔内，且所述 驱动电路芯片组的厚度与所述芯片载体的厚度相差设定距离；所述驱动电路芯片组分别与 所述光电芯片阵列组和所述芯片载体上所述通孔周边的电路线打线连接；所述光电芯片阵 列组与所述并行光纤耦合对准组件耦合对准。2. 根据权利要求1所述的用于高速传输的多路并行光组件，其特征在于：所述驱动电 路芯片组的厚度减去所述芯片载体的厚度的差值范围为-〇. 5_?+0. 5_。3. 根据权利要求2所述的用于高速传输的多路并行光组件，其特征在于：所述光电芯 片阵列组与所述衬板之间设有热沉片（6)，所述光电芯片阵列组的厚度加上所述热沉片的 厚度与所述驱动电路芯片组的厚度相差设定距离。4. 根据权利要求3所述的用于高速传输的多路并行光组件，其特征在于：所述光电 芯片阵列组的厚度加上所述热沉片的厚度后减去所述驱动电路芯片组的厚度的差值范围 为-〇· 5mm ?+0· 5mm〇5. 根据权利要求4所述的用于高速传输的多路并行光组件，其特征在于：所述光电芯 片阵列组包括一 ...

【专利技术属性】
技术研发人员：刘维伟，邵乾，刘洪波，刘让，陈曦，蒋维楠，蒋文斌，
申请(专利权)人：昆山柯斯美光电有限公司，
类型：新型
国别省市：江苏;32