一种可重构硬件电路的模块化自组织配置电路制造技术

本发明专利技术公开了一种可重构硬件电路的模块化自组织配置电路，其特征是由若干个与可重构电路模块一一对应连接的配置模块通过通信接口按照拓扑结构组成。本发明专利技术的优点：1、可以根据不同的可重构硬件电路方便构建不同拓扑结构的配置模块网络（配置电路）。2、网络中的各个配置模块可以自组织，其连接顺序可以自定义并且在配置过程中创建、删除，这意味着配置通路可以按照需要中途修改，可以定位到特定的配置模块，或者绕过特定的配置模块，实现故障隔离。3、可以从任意一个通信接口控制整个配置模块网络，以完成整个可重构硬件电路的配置。也可以选择多个通信接口并行配置，以提高配置的速度与灵活性等。

【技术实现步骤摘要】
一种可重构硬件电路的模块化自组织配置电路
本专利技术属于电子技术与仿生
，涉及一种硬件电路，特别涉及一种可重构硬件电路的模块化自组织配置电路。
技术介绍
在电子电路领域，可编程或者可重构硬件电路，以其使用的灵活性，得到广泛的应用。可编程硬件电路是指逻辑功能可以通过特定的配置信息而改变的电路，FPGA就是典型的可编程硬件电路（器件）。要让可重构电路实现特定的逻辑功能，需要将配置信息通过某种方式加载到电路中，常用的配置信息加载方式有基于SPI接口、基于JTAG接口等。随着仿生技术的发展，设计和实现能够动态模拟生物体某些机制的仿生电路，如神经网络电路、借鉴多细胞组织分裂与分化特性的胚胎型仿生硬件，成为电子技术一个新的应用方向。正如胚胎型仿生硬件要求能够方便快捷的实现配置信息的加载、读取、复制与修改，仿生电路一般要求系统能够局部动态配置。然而基于SPI接口、JTAG接口的配置方式配置通道在电路运行过程中难以改变，对配置信息自由组织并进行多通道并行操作困难，难以满足仿生电路的配置需求。为了满足仿生电路对配置的要求，参考基于SPI、JTAG接口的配置方式，设计面向可重构硬件电路、特别是仿生电路的模块化自组织配置电路。
技术实现思路
本专利技术的目的是提供一种配置灵活的可重构硬件电路的模块化自组织配置电路。实现本专利技术目的采用的技术方案是：可重构硬件电路的模块化自组织配置电路，是由若干个与可重构电路模块一一对应连接的配置模块通过通信接口按照拓扑结构组成。所述拓扑结构优选为冯·诺依曼结构。所述配置电路，包含一个或者多个可以并行工作的输入通信接口。所述配置模块，其输入端口和输出端口包含1位全局同步时钟输入端口、1位全局同步复位输入端口、若干个通信接口和1个配置接口，所述若干个配置模块通过通信接口相互连接组成网络；其内部包括1个输入缓冲器、1个1位模式寄存器、1个3位输入接口选择寄存器、1个4位输出接口选择寄存器、1个指令寄存器、1个数据寄存器、一个全网络唯一的物理地址和若干组合逻辑电路。所述各通信接口，包含2位模式输入，1位数据输入，2位模式输出和1位数据输出。所述配置接口，包括读写配置信息的数据线、读写配置信息使用的地址与控制信号线和中断申请信号。所述输入缓冲器，包含2位输入指令缓冲器、1位输入数据缓冲器、2位反向输入指令缓冲器和1位反向输入数据缓冲器，所述输入接口选择寄存器，为若干位宽度，所述输出接口选择寄存器，为若干位宽度，所述指令寄存器至少为2位宽度，所述数据寄存器至少为4位宽度，配置模块中所有寄存器和缓冲器的数据加载均在全局同步时钟输入端口上升边沿进行。所述组合逻辑电路包括5个逻辑电路模块，4个多路选择器和2组译码器。所述配置模块中，所有模式输入通过第一多路选择器连接到输入指令缓冲器，通过第二多路选择器连接到反向输入指令缓冲器；所有数据输入通过第三多路选择器连接到输入数据缓冲器，通过第四多路选择器连接到反向输入数据缓冲器；所述第一多路选择器和第三多路选择器受输入接口选择寄存器控制，第四多路选择器和第二多路选择器受输出接口选择寄存器控制；模式寄存器的输入为输入指令缓冲器；输入接口选择寄存器的输入为第二逻辑电路模块；输出接口选择寄存器和指令寄存器的输入均为输入数据缓冲器，受第三逻辑电路模块控制；数据寄存器的输入为输入数据缓冲器、输出接口选择寄存器、物理地址、中断申请信号或者读写配置信息的数据线，受第一逻辑电路模块控制；第二逻辑电路模块的输入为第三逻辑电路模块、输入接口选择寄存器和所有模式输入；第三逻辑电路模块的输入为反向输入指令缓冲器和模式寄存器；第四逻辑电路模块的输入为第三逻辑电路模块、输出接口选择寄存器和输入接口选择寄存器；第一逻辑电路模块的输入为第三逻辑电路模块和指令寄存器；第五逻辑电路模块的输入为反向输入指令缓冲器和中断申请信号；所有模式输出均通过第一译码器得到，信号来源为输入指令缓冲器、第五逻辑电路模块或者0，受第四逻辑电路模块控制；所有数据输出均通过第二译码器得到，信号来源为反向输入数据缓冲器、指令寄存器、数据寄存器或者输入数据缓冲器，受第四逻辑电路模块控制；控制信号线的信号来源为指令寄存器和第一逻辑电路模块；读写配置信息的数据线为输出时直接连接到数据寄存器。本专利技术提供的模块化自组织配置电路的特点是：1、主要用于模块化可重构硬件电路的配置信息管理，可以根据不同的可重构硬件电路方便构建不同拓扑结构的配置模块网络（配置电路）。每个配置模块具有多个通信接口，可以方便的构建各种拓扑结构的网络，不用的通信接口直接删除或者输入接0即可。2、网络中的各个配置模块可以自组织，各个配置模块的连接顺序可以自定义并且在配置过程中创建、删除，这意味着配置通路可以按照需要中途修改，可以定位到特定的配置模块，或者绕过特定的配置模块，实现故障隔离。3、可以从任意一个通信接口控制整个配置模块网络，以完成整个可重构硬件电路的配置。也可以选择多个通信接口并行配置，以提高配置的速度与灵活性。4、可以通过测试模式获取模块MAC地址、配置通道的建立情况、及中断信号。MAC地址、配置通带的建立情况可用与配置模块的故障诊断，中断信号可用于可重构硬件电路的重构中断申请等。可以将中断信号耦合到控制信号的反向回路，实现自动中断申请。5、可以通过旁路DR的方式将配置数据快速下载到特定的配置模块，以完成可重构硬件电路模块的局部动态重构。可以通过读取可重构硬件电路的配置信息，结合数据移位、数据寄存器旁路等方式快速实现可重构硬件电路的部分复制。下面结合附图对本专利技术做进一步说明。附图说明图1是本专利技术的结构示意图。图2是配置电路中配置模块的基本结构图。图3是配置模块自组织形成的配置通路示意图。具体实施方式图1、图2所示为本专利技术的一个实施例，它是针对1个3行3列可重构电路模块构成的可重构硬件电路设计的配置电路，采用一个3行3列的冯·诺依曼结构，该配置电路包含9个配置模块，每个配置模块对应1个可重构电路模块。第i行第j列的配置模块记为CBij，即该配置电路包括CB00、CB01、CB02、CB10、CB11、CB12、CB20、CB21、CB22共9个配置模块，各个配置模块的MAC地址依次为0000（二进制，默认下文相同）、0001、0010、0100、0101、0110、1000、1001、1010，与这些配置模块一一对应相连接的可重构电路模块分别记为RCB00、RCB01、RCB02、RCB10、RCB11、RCB12、RCB20、RCB21、RCB22。每个配置模块的输入端口和输出端口包含1位全局同步时钟输入端口clk、1位全局同步复位输入端口rst、7个通信接口CIF1、CIF2、CIF3、CIF4、CIF5、CIF6、CIF7（配置模块不限于7个通信接口）和1个配置接口CFIF。所述配置模块通过4个通信接口CIF4、CIF5、CIF6、CIF7分别与右、下、左、上四个方向的配置模块的通信接口对接，相互连接组成网络。各配置模块没有使用的3个通信接口CIF1、CIF2、CIF3输入直接接0,图1中省略。整个配置电路可以选择在组网时各个配置模块没有使用的通信接口（CIF1、CIF2、CIF3）作为输入通信接口，用于配置数据的输入输出。本实例选择配置模块CB0本文档来自技高网...

【技术保护点】
一种可重构硬件电路的模块化自组织配置电路，其特征是由若干个与可重构电路模块一一对应连接的配置模块通过通信接口按照拓扑结构组成。

【技术特征摘要】
1.一种可重构硬件电路的模块化自组织配置电路，其特征是由若干个与可重构电路模块一一对应连接的配置模块通过通信接口按照拓扑结构组成，所述拓扑结构为冯·诺依曼结构，包含一个或者多个可以并行工作的输入通信接口，所述配置模块，其输入端口和输出端口包含1位全局同步时钟输入端口、1位全局同步复位输入端口、若干个通信接口和1个配置接口，所述若干个配置模块通过通信接口相互连接组成网络；其内部包括1个输入缓冲器、1个1位模式寄存器、1个3位输入接口选择寄存器、1个4位输出接口选择寄存器、1个指令寄存器、1个数据寄存器、一个全网络唯一的物理地址和若干组合逻辑电路，所述各通信接口，包含2位模式输入，1位数据输入，2位模式输出和1位数据输出，所述配置接口，包括读写配置信息的数据线、读写配置信息使用的地址与控制信号线和中断申请信号，所述输入缓冲器，包含2位输入指令缓冲器、1位输入数据缓冲器、2位反向输入指令缓冲器和1位反向输入数据缓冲器，所述输入接口选择寄存器，为若干位宽度，所述输出接口选择寄存器，为若干位宽度，所述指令寄存器至少为2位宽度，所述数据寄存器至少为4位宽度，配置模块中所有寄存器和缓冲器的数据加载均在全局同步时钟输入端口上升边沿进行。2.根据权利要求1所述的可重构硬件电路的模块化自组织配置电路，其特征是所述组合逻辑电路包括5个逻辑电路模块，4个多路选择器和2组译码器。3.根据权利要求2所述的可重构硬件电路的模块化自组织配置电路，其特征是所述配置模块中，...

【专利技术属性】
技术研发人员：李岳，钱彦岭，王南天，卓清琪，李廷鹏，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南;43