一种数字数据信号的采样方法及装置制造方法及图纸

本发明专利技术公开了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。该方法包括：确定数字数据信号的建立时间和保持时间，获取时钟信号与数字数据信号之间的相位差，根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，使用选择的时钟信号的采样沿对数字数据信号进行采样。

【技术实现步骤摘要】
一种数字数据信号的采样方法及装置
本专利技术涉及数据通信领域，尤其涉及一种数字数据信号的采样方法及装置。
技术介绍
同步数据通信接口是数据通信中最常用的一类接口(如：V35接口等)。采用这类接口进行同步串口通信中需要人工配置时钟采样沿，才能正确接收数字数据信号。在实际同步串口通信过程中，由于延时不同(昼夜温差、路径不同和线缆长度不同)、更换对端设备、更改配置，都会导致接口接收方向数字数据信号和时钟信号之间的相位关系发生变化，如果时钟的采样沿对应数据的不稳定状态，就有可能出现数据采错情况，通信失败，需要人工再次配置选取正确采样沿才能正常通信。这样，导致系统故障率高，可维护性差和运营成本高的问题。
技术实现思路
本专利技术实施例提供了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。本专利技术实施例提供了一种数字数据信号的采样方法，该方法包括：确定数字数据信号的建立时间和保持时间；获取时钟信号与数字数据信号之间的相位差；根据上述获取到的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；使用选择的时钟信号的采样沿对数字数据信号进行采样。利用本专利技术实施例提供的方法，实现了自动选择时钟信号的上升沿或者下降沿作为采样沿，对数字数据信号进行采样，不再需要人工配置采样沿，降低了系统的故障率及运营成本，提高了的系统的可维护性。较佳的，上述获取时钟信号与数字数据信号之间的相位差，包括：以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。基于上述任意方法实施例，较佳的，根据获取的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，具体但不仅限于包括以下两种实现方式：第一种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。第二种实现方式：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。较佳的，若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿，包括：若相位差小于且不小于，保持当前所使用的时钟信号的采样沿。本专利技术实施例提供了一种数字数据信号的采样装置，该装置包括确定单元，相位检测单元、采样沿选择单元及采样单元；确定单元用于：确定数字数据信号的建立时间和保持时间。相位检测单元用于：获取时钟信号与数字数据信号之间的相位差。采样沿选择单元用于：根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿。采样单元用于：使用选择的时钟信号的采样沿对数字数据信号进行采样。较佳的，上述相位检测单元用于：以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。较佳的，上述采样沿选择单元用于：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。较佳的，上述采样沿选择单元用于：若相位差小于，选择时钟信号的下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿作为采样沿；若相位差小于且不小于，选择时钟信号的上升沿或者下降沿作为采样沿；若相位差不小于，选择时钟信号的下降沿作为采样沿，其中，T为时钟信号的周期。采用本专利技术所述采样方法，获取数字数据信号与时钟信号的相位差，将当前时钟信号周期设立多个判决门限，将该相位差与多个判决门限分别进行比较，确定该相位差所属当前时钟信号周期的范围，选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，从而避免采用时钟信号周期内单一判决门限，引起逻辑芯片频繁切换选择器，造成选择器输出频繁变化，降低硬件使用寿命，采样出错的问题。附图说明图1为本专利技术实施例提供的一种数字数据信号的采样方法流程图；图2为本专利技术实施例提供的一种数字数据信号的采样装置示意图；图3为本专利技术实施例提供的一种数字数据信号的采样装置硬件结构示意图；图4为本专利技术实施例提供的反相器工作原理示意图；图5为本专利技术实施例提供的一种采样沿选择方法的波形示意图；图6为本专利技术实施例提供的另一种采样沿选择方法的波形示意图；图7为本专利技术实施例提供的一种不同相位差的采样选取的波形示意图；图8为本专利技术实施例提供的另一种不同相位差的采样选取的波形示意图；图9为本专利技术实施例提供的另一种数字数据信号的采样装置硬件结构示意图。具体实施方式本专利技术实施例提供了一种数字数据信号的采样方法及装置，用于解决现有技术中存在的系统故障率高、可维护性差及运营成本高的问题。下面结合附图对本专利技术实施例作具体说明。本专利技术实施例提供了一种数字数据信号的采样方法，如图1所示，该方法包括：步骤101：确定数字数据信号的建立时间和保持时间；其中，建立时间为：数字数据信号在采样沿之前必须保证稳定的最小时间。保持时间为：数字数据信号在采样沿之后必须保证稳定的最小时间。步骤102：确定时钟信号与数字数据信号之间的相位差。其中，时钟信号与数字数据信号之间的相位差为：时钟信号的上升沿与数字数据信号的跳变沿之间的相位差。其它确定时钟信号与数字数据信号之间的相位差的方式也适用于本专利技术，本专利技术不做具体限定。步骤103：根据上述获取到的相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；具体的，根据数字数据信号在时钟周期内发生跳变的位置选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿。步骤104：使用选择的时钟信号的采样沿对数字数据信号进行采样。上述在每个时钟信号的周期都需要确定时钟信号与数字数据信号之间的相位差。若在当前时钟周期内，数字数据信号未发生跳变，则不能检测到时钟信号与数字数据信号之间的相位差，采用上一次对数字数据信号进行采样时使用的采样沿对数字数据信号进行采样。若在当前时钟周期内，数据信号发生跳变，则检测到相位差，根据上述步骤103提供的方案选择时钟信号的采样沿对数字数据信号进行采样。利用本专利技术实施例提供的方法，实现了自动选择时钟信号的上升沿或者下降沿作为采样沿，然后采用选择的采样沿对数字数据信号进行采样，不再需要人工配置采样沿，降低了系统的故障率及运营成本，提高了的系统的可维护性。较佳的，确定时钟信号与数字数据信号之间的相位差，包括：以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频本文档来自技高网...

【技术保护点】
一种数字数据信号的采样方法，其特征在于，包括：确定数字数据信号的建立时间和保持时间；获取时钟信号与数字数据信号之间的相位差；根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；使用选择的时钟信号的采样沿对数字数据信号进行采样。

【技术特征摘要】
1.一种数字数据信号的采样方法，其特征在于，包括：确定数字数据信号的建立时间和保持时间；获取时钟信号与数字数据信号之间的相位差；将所述相位差分别与所述时钟信号的周期内的多个判决门限进行比较，确定所述相位差所属所述时钟信号的周期的范围；根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿；使用选择的时钟信号的采样沿对数字数据信号进行采样；其中，所述根据所述相位差选择能够同时满足建立时间和保持时间的时钟信号的跳变沿作为采样沿，包括：若所述相位差小于选择时钟信号的下降沿作为采样沿；若所述相位差小于且不小于选择与上一周期时钟信号采样沿保持一致的时钟信号跳变沿作为采样沿；若所述相位差小于且不小于选择所述时钟信号的上升沿作为采样沿；若所述相位差小于且不小于选择与上一周期时钟信号采样沿保持一致的时钟信号跳变沿作为采样沿；若所述相位差不小于选择所述时钟信号的下降沿作为采样沿；其中，T为时钟信号的周期。2.如权利要求1所述的方法，其特征在于，所述获取时钟信号与数字数据信号之间的相位差，包括：以时钟信号的上升沿为起始利用高频时钟信号对每一个完整的时钟周期计数，记录在数字数据信号发生跳变时高频时钟信号的计数结果，根据计数结果确定时钟信号与数字数据信号之间的相位差。3.一种数字数据...

【专利技术属性】
技术研发人员：李富明，刘振岳，夏忠勇，
申请(专利权)人：瑞斯康达科技发展股份有限公司，
类型：发明
国别省市：北京;11