一种电力系统继电保护装置的高速同步数据采样方法制造方法及图纸

一种电力系统继电保护装置的高速同步数据采样方法，其特征在于：ＣＰＵ每秒发送一个同步脉冲，ＦＰＧＡ后找到同步点；ＦＰＧＡＡＤ控制并暂时保存数字信号，采样频率设定５１．２ｋ；使用双ＲＡＭ轮流暂存采样数据，当缓存存满采样数据后，ＦＰＧＡ向ＣＰＵ发出中断允许信号，并将缓存ＲＡＭ１的地址告诉ＣＰＵ，同时，ＦＰＧＡ采样缓存指针转向ＲＡＭ２，继续采样；ＣＰＵ收到中断命令后，根据地址从ＦＰＧＡ的缓存ＲＡＭ１中读取采样数据，并按采样先后顺序排序；当缓存ＲＡＭ２存满采样数据后，ＦＰＧＡ发出中断允许信号，同时，ＦＰＧＡ采样缓存指针转向ＲＡＭ１，继续采样；ＣＰＵ收到中断命令后，读取采样数据；采样系统循环进行。本发明专利技术，电力系统微机保护中应用效果明显。

【技术实现步骤摘要】

本专利技术属电力工程控制领域，涉及电力系统综合自动化系统，特别是在IlOkV及以下电压等级电网中的继电保护及小电流接地选线设备的采样方法。二.
技术介绍
随着电力工业的迅速发展，人们对电力系统继电保护的要求也越来越高，传统的 模拟式继电保护产品由于难以满足电力系统可靠性、选择性、灵敏性和速动性的“四性”要 求而逐渐被数字式微机保护所取代。电子技术的发展为微机保护技术的发展不断注入新的 元素，使原来难以实现的保护原理、保护算法在电子技术的带动下得以实现和应用。微机保护装置，是把传统模拟继电保护装置处理的模拟信号转变成数字信号，然 后进行计算判别并做出相应动作的一种电力系统二次设备，模数转换是实现微机保护的前 提。近几年，电力系统微机保护已达到了一个相对成熟和稳定的高度，基于稳态工频 信号的保护原理和算法没有太大的突破和创新。于是，人们开始将目光转向暂态保护，基于 暂态信号的保护理论逐渐得到开发和应用。电力系统故障暂态信号中含有丰富的谐波分量，对暂态信号实现模数转换需要高 精度的AD转换器和较高的采样频率。采样频率越高，就越能真实反应实际波形，越有利于 故障分析和做出正确判断，但对硬件的要求也越高。采样频率高，意味着CPU要频繁中断和 运算，意味着有大量的数据需要读取和保存，意味着占用CPU太多时间，会降低了保护的速 动性，这与电力系统对继电保护的要求是相矛盾的。因此，在保证微机保护速动性的前提 下，研究和解决高速采样和数据处理问题具有积极意义。传统的数据采集方式，是使用微控制器(以下简称MCU)作为CPU来控制模数转换 器(ADC)工作，该方式在低速采样系统中得到广泛应用，而且能够满足要求，但是，在高速 采样系统中，如果仍然采样此方式，将带来很多问题，主要有1)采样速度受MCU速度的影响。由于AD转换器是在MCU的控制下进行数据的采样、传输的，所以，数据采样速度不 可能高于MCU的工作频率，而现有的MCU工作频率普遍不高，从而限制了采样速度的提高。2) ADC与M⑶时序同步存在问题当采样频率过高时，对MCU与ADC之间的时序同步要求非常高，如果无法同步，将 引起ADC无法正常工作，导致整个数据采集系统崩溃。 3)影响MCU的工作效率当采样频率过高时，MCU将会把大量的处理器时间用于控制ADC及读取转换后的 数据，从而导致分配给其他任务的时间减少，影响系统的整体运行速度。过去在解决高速采 样系统时，由于没有好的方法，只好额外采用一片MCU来专门控制ADC，然后通过通讯接口 传给主MCU，这将增加硬件成本，降低硬件可靠性，影响主MCU的运行效率。4)高速采样通道数目有限当MCU用于控制AD进行高速采样时，受制于MCU本身的性能，如果增加过多采样 通道，势必增加MCU的数据处理时间，使其无法满足其他任务的需求。而在继电保护设备， 特别是小电流接地故障选线装置中，对采样通道数目有较高的要求，若无法实现多通道的 采样，则严重制约着装置的性能和使用领域，不能满足实际运行中的需求。 三.
技术实现思路
本专利技术的目的是设计，以克 服传统的使用微控制器(MCU)作为CPU来控制模数转换器(ADC)工作，导致的采样速度受 MCU速度的影响、ADC与MCU时序同步不好、影响MCU的工作效率、高速采样通道数目有限等 缺点。本专利技术的目的是这样实现的一种电力系统继电保护装置的高速同步数据采样方 法，其特征在于；a. CPU每秒发送一个同步脉冲，小电流接地故障选线装置中各采样单元的FPGA收 到同步脉冲信号后，分析解码，并根据当前运行的情况进行判断，找到合理的同步点，进行 绝对同步采样；b. FPGA作为整个采集系统中采样控制及数据暂存的核心单元，对AD实施控制并 暂时保存AD由二阶硬件带通滤波后所采进的数字信号，从而实现快速高精度实时数据采 集，采样频率设定51. 2k，即每周波1024点；c.使用双RAM轮流暂存采样数据，当缓存RAMI存满3072byte采样数据后，FPGA 向CPU发出中断允许信号，并将缓存RAMI的地址告诉CPU，同时，FPGA采样缓存指针转向 RAM2，继续采样；d. CPU收到中断命令后，根据地址从FPGA的缓存RAMI中读取采样数据，并按采样 先后顺序排序；e.当缓存RAM2存满3072byte采样数据后，FPGA向CPU发出中断允许信号，并将 缓存RAM2的地址告诉CPU。同时，FPGA采样缓存指针转向RAMI，继续采样；f. CPU收到中断命令后，根据地址从FPGA的缓存RAMI中读取采样数据，并按采样 先后顺序排序；g.采样系统按照b_e循环进行。h.本专利技术将采样系统单独做成一个模块，同一装置上可以同时配备几块相同的采 样模块进行绝对同步采样，故采样通道数目可以自由扩展，不受任何限制；采取以上措施的本专利技术，电力系统微机保护中应用效果明显。以1024点样为例， 传统方法下，CPU直接控制AD采样和读取AD数据，每周波CPU需要中断1024次，中断间 隔为20/1024 = 0.0195ms，若CPU主频为50M,即时钟为0. 02us，那么CPU执行时间只有 19. 5/0. 02 = 975个时钟，按平均每条指令3个时钟周期算，最多只能执行325条指令，显然 是无法满足系统要求的。而本方案采样中断间隔为2. 5ms，是传统方法的128倍，最多执行 325*128 = 41600条指令，实现了高速采样下的数据实时性处理。下面再结合附图对本专利技术作进一步详述。四.附图说明附图1是本专利技术实施例高速采样系统硬件设计框图，系统采用两片16位AD，每片AD有6路输入通道。滤波电路采用二阶硬件带通滤波。附图2是本专利技术实施例采样模块硬件设计框图，采用高精度AD芯片，成熟稳定的 FPGA控制技术，实现高速可靠的数据采样。附图3是本专利技术实施例高速采样系统FPGA模块功能框图。模拟量经A/D转换后 的数据送到FPGA内部数据总线，FPGA根据采样时钟自动生成地址将数据存储到RAMI区或 RAM2区。当某一区存储满时自动切换到另一区进行数据存储，同时发中断信号到CPU，CPU 根据中断信号读取已存储满区的数据进行处理。附图4是小电流接地故障选线装置的电路方框图；附图5是小电流接地故障选线装置的采样系统部分电气原理图；附图6是小电流接地故障选线装置的采样系统部分电气原理图；附图7是小电流接地故障选线装置CPU系统部分电气原理图；附图8是小电流接地故障选线装置的CPU系统部分电气原理图；附图9是小电流接地故障选线装置的CPU系统部分电气原理图；附图10是小电流接地故障选线装置的CPU系统部分电气原理图；附图11是小电流接地故障选线装置的CPU系统部分电气原理图；附图12是小电流接地故障选线装置的CPU系统部分电气原理图；附图13是小电流接地故障选线装置的CPU系统部分电气原理图；附图14是小电流接地故障选线装置的软件流程图。以下再结合附图和实施例对本专利技术作进一步的详述。五.具体实施例方式本专利技术是，下面以本公司 YH-B811小电流接地选线装置为例，具体介绍其实现方法，同理也可应用于其他继电保护 产品，其特征在于CPU每秒发送一个同步脉冲，小电流接地故障选线装置中各采样单元 的FPGA收到同步脉冲信号后，分析解码，并根本文档来自技高网...

【技术保护点】
一种电力系统继电保护装置的高速同步数据采样方法，其特征在于：ａ．ＣＰＵ每秒发送一个同步脉冲，小电流接地故障选线装置中各采样单元的ＦＰＧＡ收到同步脉冲信号后，分析解码，并根据当前运行的情况进行判断，找到合理的同步点，进行绝对同步采样；ｂ．ＦＰＧＡ作为整个采集系统中采样控制及数据暂存的核心单元，对ＡＤ实施控制并暂时保存ＡＤ由二阶硬件带通滤波后所采进的数字信号，从而实现快速高精度实时数据采集，采样频率设定５１．２ｋ，即每周波１０２４点；ｃ．使用双ＲＡＭ轮流暂存采样数据，当缓存ＲＡＭ１存满３０７２ｂｙｔｅ采样数据后，ＦＰＧＡ向ＣＰＵ发出中断允许信号，并将缓存ＲＡＭ１的地址告诉ＣＰＵ，同时，ＦＰＧＡ采样缓存指针转向ＲＡＭ２，继续采样；ｄ．ＣＰＵ收到中断命令后，根据地址从ＦＰＧＡ的缓存ＲＡＭ１中读取采样数据，并按采样先后顺序排序；ｅ．当缓存ＲＡＭ２存满３０７２ｂｙｔｅ采样数据后，ＦＰＧＡ向ＣＰＵ发出中断允许信号，并将缓存ＲＡＭ２的地址告诉ＣＰＵ。同时，ＦＰＧＡ采样缓存指针转向ＲＡＭ１，继续采样；ｆ．ＣＰＵ收到中断命令后，根据地址从ＦＰＧＡ的缓存ＲＡＭ１中读取采样数据，并按采样先后顺序排序；ｇ．采样系统按照ｂ－ｅ循环进行。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘海峰，曾宇，杨露，
申请(专利权)人：北海银河科技继保电气有限公司，
类型：发明
国别省市：45[中国|广西]