包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元制造技术

一种非易失性存储器单元，包括第一电极、操纵元件、位于与该操纵元件串联的金属氧化物存储元件、位于与该操纵元件和该金属氧化物存储元件串联的介电电阻器、以及第二电极。

【技术实现步骤摘要】
【国外来华专利技术】包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元本申请要求2011年10月17日提交的美国临时申请N0.61/547，819的优先权权益，其全部内容在此通过弓I用并入本文。
本专利技术涉及一种非易失性存储器器件及其制造方法。
技术介绍
非易失性存储器阵列即使该设备的电源处于关闭状态时也维持它们的数据。在一次性可编程阵列中，每个存储器单元在初始未编程状态中形成，并且可以转换为已编程状态。这种改变是永久性的，并且这种单元是不可擦除的。在其它类型的存储器中，存储器单元是可擦除的，并且可被重写多次。单元也可以在每个单元可以实现的数据状态的数量上不同。可以通过改变可被检测到的单元的某些特性(诸如在给定的施加电压或是该单元内的晶体管的阈值电压下流过该单元的电流)来存储数据状态。数据状态是单元的区别(distinct)的值，如数据‘0’或数据‘I’。
技术实现思路
本专利技术的一个实施例提供一种非易失性存储器单元，包括第一电极、操纵(steering)元件、位于与该操纵元件串联的金属氧化物存储元件、位于与该操纵元件和该金属氧化物存储元件串联的介电电阻器、以及第二电极。本专利技术的另一个实施例提供了一种操作非易失性存储器单元的方法，包括提供成形的(forming)编程电压或电流至第一和第二电极之间的存储器单元，使得形成通过金属氧化物存储元件的至少一根导电细丝，以将该金属氧化物存储元件从较高的电阻率状态切换到较低的电阻率状态。在成形编程步骤期间不形成通过介电电阻器的导电细丝，使得该介电电阻器的电阻率在成形编程步骤之后是基本不变的，并且在成形编程步骤期间基本上没有瞬态电流流过存储器单元。【附图说明】图1是一个实施例的非易失性存储器单元的透视图。图2A、2B和2C是示意性地示出本专利技术实施例的非易失性存储器单元的侧剖视图。图3A是用于根据比较示例的设备和用于根据图2A中所示的本专利技术实施例的设备的成形电压的框形线图。图3B是用于根据比较示例的设备和用于根据图2A中所示的本专利技术实施例的设备的正常分位数(quantile)Vs.读出电流的概率线图。图4A和图4B分别是用于根据比较示例的设备和用于根据图2A中所示的本专利技术实施例的设备的成形电流(forming current)Vs.时间的各自的线图。图5A-5C是用于根据图2A中所示的本专利技术实施例的设备的电流Vs.电压的框形线图。图6是根据图2A中所示的本专利技术实施例的9个单元的绝对电流的框形线图。【具体实施方式】一般来说，存储器单元包含存储元件和操纵元件。例如，图1示出了一个实施例的存储器单元I的透视图。该单元I包括由导电材料形成的第一电极101和第二电极100，其可以独立地包括本领域中已知的任何一种或多种合适的导电材料，如钨、铜、铝、钽、钛、钴、氮化钛或它们的合金。例如，在一些实施例中，钨是优选的，以允许在相对高的温度下的处理。在一些其它实施例中，铜或铝是优选的材料。第一电极101(例如，字线)在第一方向上延伸，而第二电极100(例如，位线)在不同于该第一方向的第二方上延伸。阻挡和粘附层，如TiN层，可以被包括在第一(例如，底部)电极101和/或第二(例如，顶部)电极100中。操纵元件110可以是晶体管或二极管。如果操纵元件110是二极管，存储元件可被垂直和/或水平地布置和/或构图(pattern)以形成具有大致圆柱形的形状的柱或块。在一个实施例中，如图1所示，操纵元件110是垂直布置并具有底部重掺杂的P型区域112、非故意掺杂的可选的本征(intrinsic)区域114以及顶部重掺杂的η型区域116的半导体二极管，但是该二极管的方向也可以相反。无论其方向，这样的二极管将被称为p-1-n 二极管或简单地称为二极管。该二极管可以包含任何单晶、多晶、或非晶体半导体材料，例如硅、锗、硅锗、或其它化合物半导体材料，如II1- V、I1-VI等材料。例如，可以使用p-1-n多晶硅二极管110。在操纵元件110的顶部区域116之上或底部区域112之下，存储元件118与操纵元件110串联地布置。存储元件118可以是电阻率切换元件。例如，存储元件可以包含从NiO, Nb2O5, TiO2, HfO2, A1203、MgOx, CrO2, VO或它们的组合中选择的金属氧化物可切换材料层。在本专利技术的优选实施例中，介电电阻器200位于与操纵元件110和金属氧化物存储元件118串联，该金属氧化物存储元件118在顶部电极100和底部电极101之间。介电电阻器200优选地包含电绝缘材料层。例如，电绝缘材料层可以包含具有约I至约IOnm (如I至2nm)的厚度的氮化娃或氮氧化娃层。氮化娃层可以包含化学计量的(stoichiometric)氮化硅(即，Si3N4)或非化学计量的氮化硅(即，Si3Nttx，其中X优选地在0.001和I之间的范围)。不希望受到特定理论的束缚，认为在存储器单元中的电阻器200减少或消除高瞬态电流，该高瞬态电流被认为源自在初始成形(例如，单元编程)过程期间在金属氧化物存储材料中发展出的大尺寸的导电细丝(filament)。这些细丝可导致该单元的后续高电流操作。认为该单元内的电阻器200提供在成形过程期间的单元内阻抗管理或调谐，并提供编程的ReRAM单元的后续较低电流(例如，小于I微安培)操作(例如，低的读出电流操作)。认为对该单元阻抗的调谐允许在(多个)金属氧化物层中形成更小尺寸的细丝以实现低电流单元操作，而不会牺牲良好的数据保存力。此外，当介电层200被描述为电阻器时，它可以用作电容器或者电阻器和电容器的组合以减小细丝的尺寸并允许较低电流单元操作。不希望受到特定理论的束缚，在存储器单元的成形编程期间形成通过金属氧化物存储元件或(多个)层118的至少一根导电细丝(通常多于一根的细丝)以将该金属氧化物存储元件从其初始的形成时的较高的电阻率状态切换到较低的电阻率状态。然而，认为在存储器单元的成形编程期间没有形成通过介电电阻器200的导电细丝，使得在存储器单元的成形编程之后介电电阻器200的电阻率基本上不变。因此，在存储器单元的成形编程期间基本上没有瞬态电流流过存储器单元。换句话说，没有可利用通常的电流测量工具(例如，具有100微安培或更高的灵敏度的工具)检测出的可检测的瞬态电流流过存储器单J Li ο在初始成形编程步骤之后，存储器单元可被读取和/或进一步编程。例如，复位(reset)编程电压或电流可以被施加到上部电极100和下部电极101之间的存储器单元以将金属氧化物存储元件118从较低的电阻率状态(例如，后成形状态或“设置(set)”状态)切换到较高的电阻率状态(例如，复位状态)。认为该至少一根导电细丝不再延伸通过整个金属氧化物存储元件。换句话说，该细丝的端部在金属氧化物元件或(多个)层118中的某处终止并且该细丝不延伸到该单元的下一导电层或掺杂半导体层，并且优选地不延伸到电阻器元件200。在另一示例中，设置编程电压或电流被施加到电极100、101之间的存储器单元以将金属氧化物存储元件从较高的“复位”电阻率状态切换至较低的“设置”电阻率状态。认为该设置编程脉冲引起导电细丝延伸通过整个金属氧化物存储元件(例如，细丝增长得更长以跨越整个金属氧化物元件或层118的厚度)。优本文档来自技高网...

【技术保护点】
一种非易失性存储器单元，包括：第一电极；操纵元件；位于与该操纵元件串联的金属氧化物存储元件；位于与该操纵元件和该金属氧化物存储元件串联的介电电阻器；以及第二电极。

【技术特征摘要】
【国外来华专利技术】2011.10.17 US 61/547,8191.一种非易失性存储器单元，包括: 第一电极； 操纵元件； 位于与该操纵元件串联的金属氧化物存储元件； 位于与该操纵元件和该金属氧化物存储元件串联的介电电阻器；以及 第二电极。2.根据权利要求1所述的非易失性存储器单元，其中，所述介电电阻器包含电绝缘材料层。3.根据权利要求2所述的非易失性存储器单元，其中所述电绝缘材料层包含具有约I至约IOnm的厚度的氮化硅或氮氧化硅层。4.根据权利要求2所述的非易失性存储器单元，其中: 在存储器单元的成形编程期间形成通过金属氧化物存储元件的至少一个导电细丝以将金属氧化物存储元件从较高的电阻率状态切换到较低的电阻率状态； 在存储器单元的成形编程期间不形成通过介电电阻器的导电细丝，使得该介电电阻器的电阻率在存储器单元的成形编程之后是基本不变的；并且 在存储器单元的成形编程期间基本上没有瞬态电流流过存储器单元。5.根据权利要求2所述的非易失性存储器单元，进一步包含位于与操纵元件、金属氧化物存储元件和介电电阻器串联的至少一个重掺杂的半导体层。6.根据权利要求5所述的非易失性存储器单元，其中所述操纵元件包含二极管或晶体管，并且所述金属氧化物存储元件包含从Ni0、Nb205、Ti0x、Hf02、Al203、Mg0x、Cr02或VO层中选择的至少一个金属氧化物存储层。7.根据权利要求6所述的非易失性存储器单元，其中: 该操纵元件包含p-1-n多晶娃二极管； 该至少一个重掺杂的半导体层包含面对P-1-n多晶硅二极管的η型部分的η型多晶硅层；并且 所述金属氧化物存储元件包含TiOx层和HfO2层叠层。8.根据权利要求7所述的非易失性存储器单元，其中: 所述TiOx层比HfO2层位于更靠近介电电阻器，使得TiOx层充当防止导电细丝在存储器单元的成形编程期间从金属氧化物存储元件传播到介电电阻器中的缓冲器；并且HfO2层比TiOx层位于更靠近二极管。9.根据权利要求6所述的非易失性存储器单元，其中: 所述操纵元件位于第一电极之上； 所述金属氧化物存储元件、介电电阻器和重掺杂的半导体层位于操纵元件之上的柱中；并且 所述第二电极位于该柱之上。10.根据权利要求9所述的非易失性存储器单元，其中: 氮化钛层位于所述操纵元件之上； 所述重掺杂的半导体层位于所述氮化钛层之上； 金属氧化物存储元件位于重掺杂的半导体层之上；第二重掺杂的半导体层位于金属氧化物存储元件之上；并且 所述介电电阻器位于第二重掺杂的半导体层之上。11.根据权利要求9所述的非易失性存储器单元，其中: 氮化钛层位于操纵元件之上； 所述重掺杂的半导体层位于氮化钛层之上； 所述金属氧化物存储元件位于重掺杂的半导体层之上； 所述介电电阻器位于金属氧化物存储元件之上；并且 第二重掺杂的半导体层位于介电电阻器之上。12.根据权利要求9所述的非易失性存...

【专利技术属性】
技术研发人员：K侯，YT陈，Z兰，H许，
申请(专利权)人：桑迪士克三D有限责任公司，
类型：发明
国别省市：美国;US