一种基于熔丝特性的改进的差分架构OTP存储单元制造技术

本发明专利技术公开了一种基于熔丝特性的改进的差分架构OTP存储单元，这种单元包括有两条分别由一个晶体管熔丝串联的OTP存储单元组成的支路，以两条支路的位线作为一组差分对输入到灵敏放大器中，然后对比读出数据。本发明专利技术采用差分架构，有效地扩大了编程前后的可区分电流；另外，又因为采用了对称的差分架构，因此这种存储单元支路的阻抗匹配更好，稳定性更高。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种基于熔丝特性的改进的差分架构OTP存储单元，这种单元包括有两条分别由一个晶体管熔丝串联的OTP存储单元组成的支路，以两条支路的位线作为一组差分对输入到灵敏放大器中，然后对比读出数据。本专利技术采用差分架构，有效地扩大了编程前后的可区分电流；另外，又因为采用了对称的差分架构，因此这种存储单元支路的阻抗匹配更好，稳定性更高。【专利说明】—种基于熔丝特性的改进的差分架构OTP存储单元
本专利技术涉及存储器领域，具体涉及一种基于熔丝特性的改进的差分架构OTP存储单元。
技术介绍
一次可编程存储器(OTP)是非易失性存储器中的一种，它可以为电路应用提供灵活多样和价格低廉的解决方案，因而广泛应用于数据存储备份、代码存储、初始信息存储、RFID标示信息存储等领域。目前有多种结构可以实现OTP功能，其中最主要的结构是NMOS晶体管结构，如图2所示的一个OTP结构，包含一个NMOS晶体管和一个MOS电容，两者通过一个较大面积的多晶硅浮栅耦合相连。多晶硅浮栅的一端作为NMOS的栅极，另一端和衬底上P阱中的N型扩散区构成MOS电容。N型扩散区和多晶硅相连作为OTP的字线，NMOS的漏极作为OTP的位线，NMOS的源极作为OTP的源线。其原理是未编程时，如果在字线位线段施加读取电压，由于MOS电容的耦合影响，NMOS的栅压可以超过阈值电压，开启工作，从而得到一个较大的电流；而如果字线位线施加很大的编程电压，此时NMOS晶体管发生较强的热载流子注入，由于浮栅多晶硅没有直接的金属连线，因而这些注入的载流子不会消失而是被捕获在多晶硅中，这样就引起了 NMOS晶体管的阈值电压发生很大的偏移，如果这时添加读取电压，耦合电压不足以开启NMOS，NMOS关断。但是，上述OTP存储单元需要MOS电容来耦合电压，且需要通过耦合比来设计编程电压，因此这种架构所需要的MOS电容面积较大。同时，在字线端需要增加一次离子注入，即多了 一次额外的光刻步骤，增加了成本。2000年之后，研究人员把研究的重点转向了单栅型的OTP存储架构，因为这种结构可以把存储器工艺和标准CMOS逻辑工艺完全兼容，极大地降低了成本。后来，研究人员又研究出了一种基于串联晶体管的OTP器件。2006年，在专利US6678190中，eMemory公司提出了一种串联PMOS型OTP器件，图4就是其架构示意图。其工作原理是通过对浮栅电荷的注入，改变存储管的阈值电压进而改变其开启关断状态。2008年，Ying-Je Chen等人在文献“A Novel 2-Bit/Cell p-Channel Logic Programmable CellWith Pure 90-nm CMOS Technology” (IEEE ELECTRON DEVICE LETTERS, AUGUST 2008，VOL.29，N0.8，pp: 938-940)中发布了一种采用 SAN (Self-Aligned Nitride)结构的串联晶体管型的OTP存储器。它的两个栅中间采用低压化学汽相淀积生成一个自对准的氮化物存储节点，用作存储电荷，编程就是利用能带间的高能电子注入该节点从而实现存储。然而，无论如何，基于串联晶体管型的OTP存储单元都有一个致命性的弱点就是它不可避免的引进了额外的晶体管，这样晶体管数目的增多使器件面积变得变大，制造成本显然也增大了很多，这会严重制约这类存储器的发展与使用。研究人员还把研究重点集中到了基于熔丝(efuse)和反熔丝(antifuse)的电介质击穿型OTP存储器设计。Efuse熔丝编程通常是利用熔丝的特殊电气特性，采用流经熔丝的过电流致使其熔断，从而使得熔丝电阻值由几十欧姆变化成几千欧姆甚至更高来实现编程。Antifuse编程原理和efuse的正好相反，反熔丝在加编程电压前有非常高的电阻，它在几百兆欧，加编程电压时被高电压击穿，电阻减小到千欧级别甚至更低，这样就可以实现存储目的。正是基于它们这样的特性，他们在OTP存储器设计领域占据着重要的位置。2005年的美国专利US6927997中就提出了一种现在被广泛应用的三管antifuse存储器，其架构如图3所示。2009年的美国专利US7638855中提出专利技术了另一种AntifuseOne-time-programmable Nonvolatile Memory.2010 年的 US7642138 专利 Split ChannelAntifuse Array Architecture中则给出了反熔丝存储器设计的整体架构。整体回顾可见基于熔丝或者反熔丝的存储单元及器件的发展较为快速。另外，由熔丝或者反熔丝构成的OTP存储器，它是基于电介质的击穿特性，这种熔丝特性在研发制造时易于把握和调整。同时，随着相关材料领域的研究进展，熔丝和反熔丝存储器所需的特殊材料也有所进展，其存储单元可利用高压选通管。编程所需的高电压也可利用相关外围电路的设计和优化来解决。基于熔丝特性的OTP存储器件可以与逻辑工艺兼容，熔丝的制作过程简单，又由于其使用的晶体管数目较少，因而占据的面积较小，应用广泛，生产成本也较低。但是该类器件的编程效率较低，即该器件编程前后可区分的电流范围很小。为了灵敏且迅速的读出数据，现在通常都采用差分放大电路来作为读取电路。电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。有鉴于此，有必要提出一种改进的OTP存储单元结构来优化这些问题。
技术实现思路
本专利技术的目的在于克服现有技术存在的以上问题，提供一种基于熔丝特性的改进的差分架构OTP存储单元，在传统的基于熔丝特性的OTP存储单元的基础上，读取时采用两条支路对比输入差分放大器，避免了采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。为实现上述技术目的，达到上述技术效果，本专利技术通过以下技术方案实现: 一种基于熔丝特性的改进的差分架构OTP存储单元，包括PMOS晶体管和熔丝的串联组合、源线SL控制电路模块、位线BL控制电路模块和灵敏放大电路模块。进一步的，源线SL控制电路模块和位线BL控制电路模块包括一个对应的编译码电路，所述灵敏放大电路模块中包括数据读取功能模块。进一步的，PMOS晶体管作为选通晶体管，并且PMOS栅极作为整体器件的字线，以PMOS源极作为整体器件的源极；熔丝作为存储介质，所述熔丝的一端与所述PMOS的漏极相连，所述的熔丝未与晶体管相连的另一端作为整体器件的位线。进一步的，所述源线SL控制电路模块的编译码电路通过地址信号控制，同时它还承担编程时提供电源的任务；所述位线BL控制电路模块中的编译码电路提供电压信号。本专利技术的有益效果是: I)本专利技术采用差分架构，有效地扩大了编程前后的可区分电流。2)本专利技术采用对称差分架构，存储单元支路的阻抗匹配更好，稳定性更高。对于现有的存储单元而言，读取时通常采用一条基准电路作为参考支路，和位线BL 一起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存O时BL端等效阻抗和存储单元存I时等效阻抗中间，这里的参考支路必须小心设计，不然很容易引起错误。而对于本专利技术提出的差分结构，两条BL支路都是相同的结构，阻抗值也肯定在存O时等效阻抗和存I时等效阻抗之间变化。因而本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李力南，翁宇飞，胡玉青，姜伟，
申请(专利权)人：苏州宽温电子科技有限公司，
类型：发明
国别省市：