半导体器件失效分析样品制作方法以及分析方法技术

本发明专利技术揭露了一种半导体器件失效分析样品制作以及分析方法，采用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。此外，还能避免机械的开盖方法对芯片背面造成损害。

【技术实现步骤摘要】
【专利摘要】本专利技术揭露了一种半导体器件失效分析样品制作以及分析方法，采用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。此外，还能避免机械的开盖方法对芯片背面造成损害。【专利说明】
本专利技术涉及半导体
，尤其涉及一种。
技术介绍
在现代集成电路制造工艺中，半导体器件加工需要经历一系列化学、光学、冶金、热加工等工艺环节。每道工艺都可能引入各种各样的缺陷。与此同时由于特征尺寸的不断缩小，各类加工设施成本也急剧上升。通过失效分析工作，可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配，同时也帮助集成电路应用人员发现使用设计或操作不当等问题。随着集成电路复杂度的不断增加，用于半导体器件调试和失效分析的验证方法将扮演越来越关键的角色。失效分析常用方法有很多，大致分为硬方法(Hard Method)和软方法(SoftMethod)两种。软方法是指利用电子设计自动化工具软件进行分析的方法。它常常基于验证测试流程，结合参数测试、结构性测试以及功能性测试分析方法，在测试机台上利用测试设备进行分析。软方法分析的对象是基于逻辑模型的故障，回避了对底层物理缺陷的分析，大大降低了失效分析的复杂度。硬方法主要包括使用光电显微镜等硬件设备来检查和确定失效原因，从而改进工艺过程。采用硬方法进行失效分析的半导体器件通常需要准备2飞只样品，一般包括外部检查、非破坏性分析、电性能检测、破坏性分析等。通过这些步骤，设计人员可以在样品研发过程中有针对性地发现设计问题，并能够比较方便地在器件局部区域进行金属连线的切割和修补，从而节约用户的全新改版费用和投片费用，并大大节省了时间。其中激光扫描显微技术(OBIRCH,Optical Beam Induced Resistance Change)或光发射显微技术(EMMI, Photon Emission Microscopy)是常用来进行失效分析的手段。EMMI是利用了半导体的发光现象，在存在着漏电、击穿、热载流子效应的器件中，会有光子从失效点发射出来，将样品插入插槽，加上电压即可通过显微镜定位失效部位。OBIRCH则利用激光束在器件表面进行扫描，激光束的部分能量会转化为热量。如果在金属互连线中存在缺陷，在这些缺陷附近产生的热量就不能迅速通过金属线传导散开。这会导致缺陷处的温度升高，并进一步引起导线电阻值的变化，引起电流的异常变化，与扫描激光束扫到的位置相对应，就可以定位失效位置。随着半导体器件集成度的提高，为了得到更精确的失效分析，会对样品做开盖处理，即，去除封装覆层暴露出芯片构造。在对样品背面的开盖过程中，通常使用机械研磨的方法研磨至芯片背面，这样引线框架和引脚会在研磨去除封装覆层时一起除去。但是，通常多条引线与引线框架的同一引脚相连接。在去除引线框架之后，测试终端就成了各引线。需要用探针进行多次测试，增加了测试复杂度。并且由于引脚的去除，无法进行整个芯片的失效定位，降低了效率。并且，在用机械的方法(研磨、撬挖等)暴露出芯片背面的过程中，不可避免的会对芯片造成伤害，影响其后失效分析的效果。
技术实现思路
本专利技术提供一种，以解决测试终端数目多，使得失效测试较复杂的问题。为解决以上问题，本专利技术提供一种半导体器件失效分析样品制作方法，包括:提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；去除部分所述芯片焊垫，暴露出所述粘合层；去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品O可选的，采用化学试剂去除所述芯片焊垫背面的部分封装覆层的步骤中，所述化学试剂为发烟硝酸。可选的，利用浓度为70%的硝酸溶液去除部分所述芯片焊垫。可选的，所述粘合层为银胶层。可选的，利用丙酮溶液去除全部或者部分粘合层。可选的，去除所述银胶层之后还包括利用超声波清洗芯片的步骤。本专利技术还一种半导体器件失效分析方法，包括:提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接;采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；去除部分所述芯片焊垫，暴露出所述粘合层；去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品;对所述半导体器件失效分析样品进行失效分析。可选的，对所述半导体器件失效分析样品进行失效分析的过程包括:将所述引脚插入测试设备的插槽，对所述芯片施加电压；观测芯片上的异常发光点。可选的，对所述半导体器件失效分析样品进行失效分析的过程包括:将所述引脚插入测试设备的插槽，对所述芯片施加电压；采用激光扫描芯片；测试所述引脚上的电流。与现有技术相比，本专利技术所提供的半导体器件失效分析样品制作以及分析方法，用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时探测连在同一引脚的多条引线，并且能对整个芯片进行失效分析。此外，避免了机械的开盖方法对芯片背面造成的损害。【专利附图】【附图说明】图1为本专利技术实施例的半导体器件失效分析样品制作方法的流程图；图2A?2D为本专利技术实施例的半导体器件失效分析样品制作方法的各步骤相应结构的剖面示意图。【具体实施方式】在
技术介绍
中已经提及，利用现有的半导体器件中进行失效分析的方法进行失效分析，由于引线框架和引脚被去除，测试终端数目多，使得失效测试较复杂。并且由于去除了引脚，无法对整个芯片的进行失效测试，测试效率低。为此，本专利技术提供一种半导体器件失效分析样品制作以及分析方法，用化学试剂去除部分芯片背面的封装覆层，不暴露封装覆层内的引线，保持引线框架和引脚的完整。这样，可以同时检测芯片上多个引脚之间的功能单元和金属互连线，无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析，大大提高了效率。此外，还能避免机械的开盖方法对芯片背面造成损害。请参考图1，其为本专利技术实施例半导体器件失效分析样品制作方法的流程图，所述方法包括如下步骤:步骤S21，提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；步骤S22，采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；步骤S23，去除部分所述芯片焊垫，暴露出所述粘合层；步骤S24，去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品。整个制作方法不暴露封装覆层内的引线，保持引线框架和引脚的完整。下面将结合剖面示意图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应所述理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的本文档来自技高网...

【技术保护点】
一种半导体器件失效分析样品制作方法，包括：提供待测的半导体器件，所述半导体器件包括芯片和封装覆层，所述芯片的背面通过粘合层装配于芯片焊垫上，所述芯片的正面通过引线与引线框架上对应的引脚电连接；采用化学试剂去除所述芯片焊垫背面的部分封装覆层，以暴露出所述芯片焊垫的部分表面；去除部分所述芯片焊垫，暴露出所述粘合层；去除全部或者部分粘合层，暴露出所述芯片的背面，形成半导体器件失效分析样品。

【技术特征摘要】

【专利技术属性】
技术研发人员：王君丽，梁山安，苏凤莲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31