一种伺服驱动器现场总线接口的控制系统及方法技术方案

本发明专利技术涉及工业自动化领域的伺服驱动器控制，具体地说是一种伺服驱动器现场总线接口的控制系统及方法，包括现场总线外围接口电路、FPGA模块和串行总线通讯电路模块，其方法包括上行过程控制方法和下行过程控制方法；本发明专利技术使得传统伺服驱动器可直接连到现场总线上，并且可与别的现场总线设备混合使用看，采用现场总线通讯，具有抗干扰性强，扩展性好等优点，采用现场总线通讯，使得系统与伺服驱动器的距离可达几百米远，适用于大机床；且大大简化吊挂与配电柜连线数量，提高了电器柜布线效率。

【技术实现步骤摘要】

本专利技术涉及工业自动化领域的伺服驱动器控制，具体地说是一种伺服驱动器现场总线接口的控制系统及方法。
技术介绍
传统的伺服驱动器具有性能优良，系列全等优点，但只支持模拟量输入方式，不能用于基于现场总线通讯的工业自动化控制领域。传统的模拟量伺服驱动器，具有品种多，性能优，系列全等优点，但其信号容易受干扰，传输距离短，不能应该到大机床中；接线复杂，不方便扩展。不能用于基于现场总线通讯的工业自动化控制领域中。
技术实现思路
针对现有技术的上述不足之处，本专利技术要解决的技术问题是提供一种伺服驱动器现场总线接口的控制系统及方法。本专利技术为实现上述目的所采用的技术方案是：一种伺服驱动器现场总线接口的控制系统，现场总线外围接口电路，连接现场总线和FPGA模块，用于把从现场总线接收到的数据帧传送给FPGA模块，并把FPGA模块从串行总线通信电路接收到的上行信息，以现场数据帧的格式发送到现场总线；FPGA模块，连接现场总线外围接口电路和串行总线通讯电路，实现了现场总线协议处理功能并用于现场总线数据帧与串行总线数据帧之间的通信；串行总线通讯电路，连接FPGA模块和伺服驱动器控制模块，用于把下行信息以串行总线数据帧的格式发送给伺服驱动器控制模块，并接收上行信息。所述FPGA模块包括：现场总线控制器模块，处理器模块、数据处理模块、数据校验模块和串并转换模块；所述现场总线控制器模块是处理器模块、数据处理模块、数据校验模块、串并转换模块和串行总线通讯模块与现场总线进行数据交互的接口模块；所述处理器模块，包括RAM、ROM和NIOS软核处理器，一方面将现场总线发送的下行信息，通过Avalon总线存储到双口RAM中，另一方面读取双口RAM中的上行信息；所述数据处理模块一方面读取处理器模块存储在双口RAM中的下行信息，将下行信息转换成并行数据，传输到并行数据总线上，另一方面将并行数据总线上的上行信息存储到双口RAM中；所述数据校验模块是实现上行信息与下行信息的数据校验功能的模块；所述串并转换模块包括串行转并行模块和并行转串行模块，实现了串行数据和并行数据互相转换功能。所述上行信息包括伺服驱动器的状态信息、错误报警信息和设备信息。所述下行信息包括命令信息和参数设置信息。所述现场总线协议处理包括对现场总线物理层、数据链路层、应用层的处理，并对外提供RAM接口和中断信号。还包括系统复位电路，与FPGA模块连接，用于对NIOS软核处理器进行系统复位。还包括栈号选择模块，与FPGA模块连接，用于设置现场总线从站设备栈号。一种伺服驱动器现场总线接口的控制方法，包括上行过程和下行过程：所述下行过程步骤为：总线控制器模块接收现场总线的下行信息后，通过Avalon总线将下行信息传给处理器模块进行处理，将处理后的下行信息，通过Avalon总线存储到双口RAM中，数据处理模块读取双口RAM里的下行信息，将下行信息转换成并行数据传输到并行数据总线上，并进行数据校验，将校验后的并行数据经过串并转换模块后转换成串行数据传到伺服驱动器控制模块；所述上行过程步骤为：串并转换模块接收到伺服驱动器控制模块反馈的上行信息后，将串行数据转换成并行数据，通过数据校验后，传输到并行数据总线上，数据处理模块读取并行数据总线上的上行信息，存储在双口RAM里，处理器模块通过Avalon总线读取并处理双口RAM里的上行信息，将处理后的上行信息发送给总线控制器模块，并传输到现场总线。本专利技术具有以下优点：1、本专利技术的在保留传统模拟伺服驱动器优点的情况下，使之具有了现场总线通讯的功能，且改进成本比较低；2、本专利技术采用现场总线通讯，具有抗干扰性强，扩展性好等优点；3、本专利技术由于采用现场总线通讯，使得系统与伺服驱动器的距离可达几百米远，适用于大机床；且大大简化吊挂与配电柜连线数量，提高了电器柜布线效率；4、本专利技术的装置，使得传统伺服驱动器可直接连到现场总线上，并且可与别的现场总线设备混合使用，提高了经济性。附图说明图1为本专利技术的总体结构图；图2为本专利技术的FPGA逻辑框图；图3为本专利技术的双口RAM数据布局图；图4为本专利技术的数据处理模块的数据处理流程图；图5为本专利技术的伺服驱动器主控制板的串行总线的通讯时序。其中，1为现场总线，2为现场总线外围接口电路。具体实施方式下面结合附图及实施例对本专利技术做进一步的详细说明。如图1所示，是本专利技术的总体结构框图，本专利技术装置应用在一种传统的伺服驱动器上，使之支持现场总线通讯，实现现场总线控制的功能。本专利技术装置硬件部门包括：现场总线外围接口电路，FPGA逻辑芯片，串行总线通讯电路，FPGA复位电路，栈号设置电路。串行总线通讯电路，将来自FPGA的上位机的控制信息和数据以串行总线信号的方式传输给伺服驱动器，并把伺服驱动的状态信息、错误报警信息和设备信息等数据传输给FPGA。如图2所示为本专利技术的FPGA逻辑框图，包括：现场总线处理模块、NIOS处理器模块、处理器总线接口模块、数据处理模块、数据校验模块、串并行转换模块、串行总线通讯模块。FPGA为伺服驱动器现场总线接口卡的控制核心，通过现场总线控制电路接收到总线上传输的控制命令和数据，并对该信息进行数据处理，提取出该伺服驱动器的控制信息和数据，将该信息进行并串行转换，以串行总线的方式，将该命令数据发送给伺服驱动器执行。并接收串行总线上伺服驱动器发送回来的上行信息，主要是伺服驱动器的状态信息、错误报警信息和设备信息等，进行数据处理后，输入给协处理器，然后经现场总线控制模块发送到现场总线上，传送给上位机，实现上位机与伺服驱动器的现场总线通讯的功能。现场总线控制模块的作用是接收并相应现场总线上位机发出的数据帧，同时把这个数据帧转发给下一个从站。如果数据帧的站地址与本站地址相同，则保存这个数据帧的数据，并发出响应帧。现场总线控制模块具有同步时钟模块可以保证各从站执行的同步性。协议处理模块具有硬件CRC校验模块，保证数据的可靠性。NIOS处理器模块，包括软核处理器及RAM、ROM模块，是上位机的协处理器，负责对上位机通过现场总线发送的命令和数据进行运算处理，然后把处理过的数据通过Avalon总线存储到双口RAM中，供数据处理模块读写，以实现现场总线与数据处理模块的链接，现场总线与伺服驱动器进行信息交互。运行现场总线通信处理程序，作用是读取双口RAM中的配置数据，并将配置本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种伺服驱动器现场总线接口的控制系统，其特征在于，包括
现场总线外围接口电路，连接现场总线和FPGA模块，用于把从现场总线
接收到的数据帧传送给FPGA模块，并把FPGA模块从串行总线通信电路接收
到的上行信息，以现场数据帧的格式发送到现场总线；
FPGA模块，连接现场总线外围接口电路和串行总线通讯电路，实现了现场
总线协议处理功能并用于现场总线数据帧与串行总线数据帧之间的通信；
串行总线通讯电路，连接FPGA模块和伺服驱动器控制模块，用于把下行
信息以串行总线数据帧的格式发送给伺服驱动器控制模块，并接收上行信息。
2.根据权利要求1所述的一种伺服驱动器现场总线接口的控制系统，其特征在
于，所述FPGA模块包括：现场总线控制器模块，处理器模块、数据处理模块、
数据校验模块和串并转换模块；
所述现场总线控制器模块是处理器模块、数据处理模块、数据校验模块、
串并转换模块和串行总线通讯模块与现场总线进行数据交互的接口模块；
所述处理器模块，包括RAM、ROM和NIOS软核处理器，一方面将现场总线
发送的下行信息，通过Avalon总线存储到双口RAM中，另一方面读取双口RAM
中的上行信息；
所述数据处理模块一方面读取处理器模块存储在双口RAM中的下行信息，
将下行信息转换成并行数据，传输到并行数据总线上，另一方面将并行数据总
线上的上行信息存储到双口RAM中；
所述数据校验模块是实现上行信息与下行信息的数据校验功能的模块；
所述串并转换模块包括串行转并行模块和并行转串行模块，实现了串行数
据和并行数据互相转换功能。
3.根据权利要求1所述的一种伺服驱动器现场总线接口的控制系统，其特征在
于，所述上行信息包...

【专利技术属性】
技术研发人员：李锁，陶耀东，何方，王超，王喆，
申请(专利权)人：沈阳高精数控技术有限公司，
类型：发明
国别省市：