一种用于伺服驱动系统的编码器接口IP核技术方案

本实用新型专利技术公开了一种用于伺服驱动系统的编码器接口IP核，该编码器接口IP核与外部编码器相连，包括滤波模块、UART模块、解差分模块、FPGA逻辑控制模块和双口RAM模块。滤波模块的输入端连接外部编码器，输出端分别与解差分模块和UART模块的输入端相连；解差分模块和UART模块的输出端分别与FPGA逻辑控制模块的输入端相连，FPGA逻辑控制模块的输出端和双口RAM模块的输入端相连，双口RAM的输出端即为该IP核的输出端。本实用新型专利技术编码器接口IP核能实现对增量式、绝对式编码器的信号处理，可应用于对编码器有不同需求的伺服控制系统中。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种编码器接口 IP核，尤其涉及一种用于伺服驱动系统的对编码器信号进行处理的IP核。
技术介绍
在半闭环位置伺服控制系统中，常采用光电编码器作为位置检测元件。考虑到不同应用场合对编码器反馈精度、成本等的不同要求，在进行伺服驱动系统的开发时，会根据需求选用增量式、绝对式等编码器中的一种。目前国内外高端交流伺服系统普遍采用FPGA(现场可编程门阵列)实现对某种编码器信号的译码、信号输出等功能。但在现有的实现方式下在处理方式上，每种接口只能对一种编码器的信号进行处理，编码器不同，接口电路就要重新设计，增加了成本；在实现上，未形成代码可重用的编码器接口 IP核，导致系统设计周期变长。
技术实现思路
为解决现有技术中所存在的上述问题，本技术提出一种用于伺服控制系统中的对编码器信号进行处理的IP核，实现对增量式、绝对式编码器的信号处理，应用于对编码器有不同需求的伺服控制系统中。使用该IP核，既可以满足不同应用场合对编码器的不同需求，又可以实现代码可重用、降低硬件和人力成本的目的。为实现上述目的，本技术提供了一种用于伺服控制系统的编码器接口 IP核，该编码器接口 IP核与外部编码器相连，本文档来自技高网...

【技术保护点】
一种用于伺服驱动系统的编码器接口IP核，所述编码器接口IP核与外部编码器相连；其特征在于：所述编码器接口IP核包括滤波模块（101）、UART模块（103）、解差分模块（102）、FPGA逻辑控制模块（104）和双口RAM模块（105）；所述滤波模块（101）的输入端与所述外部编码器相连，输出端分别与解差分模块（102）和UART模块（103）的输入端相连；所述解差分模块（102）和UART模块（103）的输出端分别与FPGA逻辑控制模块（104）的输入端相连；所述FPGA逻辑控制模块（104）的输出端和双口RAM模块（105）的输入端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：王瑜，马礼胜，朱广斌，
申请(专利权)人：南京科远驱动技术有限公司，
类型：实用新型
国别省市：