集成电路接收第一和第二时钟信号以及选择时钟信号之一的选择信号。无障碍切换电路根据选择信号选择第一和第二时钟信号的哪一个来供应输出时钟信号。耦合至无障碍切换电路的复位电路响应于选择信号的转变方向，并且响应于所述转变的第一方向来产生第一复位信号，并且响应于所述转变的第二方向来产生第二复位信号。在缺少输入时钟之一的情况下，将复位脉冲分别供应给无障碍切换电路的第一和第二路径中，以对由第一和第二路径形成的状态机进行复位。
【技术实现步骤摘要】
【专利摘要】集成电路接收第一和第二时钟信号以及选择时钟信号之一的选择信号。无障碍切换电路根据选择信号选择第一和第二时钟信号的哪一个来供应输出时钟信号。耦合至无障碍切换电路的复位电路响应于选择信号的转变方向，并且响应于所述转变的第一方向来产生第一复位信号，并且响应于所述转变的第二方向来产生第二复位信号。在缺少输入时钟之一的情况下，将复位脉冲分别供应给无障碍切换电路的第一和第二路径中，以对由第一和第二路径形成的状态机进行复位。【专利说明】处理停止时钟的无障碍时钟切换
本专利技术涉及时钟信号，更具体地涉及时钟信号之间的切换。
技术介绍
在时钟系统中，时钟缓冲器电路可以接收几个输入时钟，并且将这些时钟中的选定时钟供应给系统中的附加电路。有时需要在输入时钟之间切换。切换的需要可能是由于时钟之一的故障或者系统要求不同的操作频率。当在时钟之间进行切换时，无障碍切换依赖于两个输入的翻转以便无障碍地执行切换。当输入时钟之一停止或者近似停止时，切换电路可能如这里进一步解释的那样阻塞。信号损耗(LOS)检测器典型地用于释放阻塞的开关。LOS检测器检测时钟之一何时停止翻转或者在阈值速率以下翻转。使用LOS方法存在缺点。首先，LOS电路具有包括物理面积在内的一些成本。其次，LOS检测是输入时钟情况的滞后表示，可能导致切换不是无障碍的，尤其是在退出LOS时。再次，LOS检测电路典型地利用了阈值频率或往返阈值(trip threshoId)，在阈值以下即使时钟正在运行，也将宣称L0S。对于从DC至阈值频率的频率，时钟切换将不再是无障碍的。最后，使用LOS的电路典型地要求连续运行的系统时钟。所述系统时钟可以对于增加的输出时钟噪声和抖动做出贡献。因此，需要解决利用LOS电路的缺点。
技术实现思路
一个实施例提出了一种用于接收选择信号的转变的方法，所述选择信号表示从使用第一时钟输入信号来产生输出时钟信号切换至使用第二时钟信号产生输出时钟信号。基于选择信号的转变来产生第一复位信号。将第一复位信号供应给第一电路，所述第一电路控制由第一时钟信号使用的第一路径。在另一个实施例中，一种集成电路包括:第一电路，根据选择信号的值，从第一时钟信号和第二时钟信号之一产生输出时钟信号。第二电路响应于选择信号的转变方向，响应于所述转变的第一方向来产生第一复位信号，并且响应于所述转变的第二方向来产生第二复位信号，所述第一复位信号和第二复位信号分别耦合用于复位第一电路的第一和第二部分。在另一个实施例中，所述方法包括:接收选择信号，所述选择信号表示从使用接收的第一时钟输入信号在无障碍切换电路中产生输出时钟信号切换至使用接收的第二时钟信号产生输出时钟信号。响应于选择信号沿第一方向的转变来产生第一复位信号，并且响应于选择信号沿第二方向的转变产生第二复位信号。根据选择信号的转变方向，将第一复位信号和第二复位信号之一供应给无障碍切换电路。【专利附图】【附图说明】通过参考附图可以更好地理解本专利技术，其各个目的、特征和优势对于本领域普通技术人员是清楚明白的。图1说明了时钟缓冲器电路的高级图。图2说明了根据本专利技术实施例的包括用于产生复位信号的逻辑在内的无障碍切换逻辑的附加细节。图3说明了根据本专利技术实施例的在输入时钟之间切换的时序图。图4说明了时钟之一已经停止的时钟切换的操作。在不同图中使用相同的参考符号表示类似或相同的项目。【具体实施方式】参考图1，说明了根据实施例的时钟缓冲器集成电路100的高级方框图。时钟缓冲器100在接收机缓冲器102中接收第一时钟101 (CLKO)并且在接收机缓冲器104中接收第二时钟103 (CLKl)。此外，时钟缓冲器100还接收时钟选择信号105 (CLK_SEL)，所述时钟选择信号选择将要使用时钟CLKO或CLKl的哪一个。将时钟供应给无障碍切换逻辑装置107，如这里进一步描述的，所述无障碍切换逻辑装置107将所选择的时钟输出至可选的分频器109，所述分频器109进而将所选择的时钟供应至输出缓冲器111作为输出时钟信号。注意:尽管示出了两个时钟以及一条选择线，接收的时钟的个数以及供应的时钟的个数可以在不同实施例中变化。图2示出了无障碍切换逻辑电路107的附加细节。无障碍切换逻辑电路107包括如图2的B侧所示的基本无障碍切换电路。在B侧，交叉耦合的触发器201、203、205和207清楚地对“选择”信号重新采样，并且形成使用两个输入时钟的排序状态机。这种布置存在变型。在现有技术方法中，通常在B侧电路中设置信号损耗(LOS)指示，以在输入时钟停止的情况下释放阻塞的状态机。图2所示的实施例避免了 LOS方法的“迟缓指示”缺点。另夕卜，图2所示的实施例不具有“往返阈值”缺点，其中如果时钟运行缓慢，则将低于阈值频率的频率看作是信号损耗情况。图2的实施例也没有要求附加的“系统”时钟。因此，不存在异步能量以劣化输出时钟。在正常操作中，选择信号选择顶部路径或底部路径以提供用作从“或”门235供应的输出时钟信号231 (CLKOUT)的时钟信号。顶部路径由触发器205和207控制，而底部路径由触发器201和203控制。利用逻辑O的选择信号，选择顶部路径，触发器205和207都输出逻辑高信号，并且“与”门232允许CLKO通过，作为输出时钟信号CLK0UT。逻辑O的选择信号105强制底部触发器201和203供应逻辑0，强制“与”门234的输出至逻辑O。如果选择信号是逻辑I，底部路径传送CLKl，所述CLKl用作输出时钟信号231 (CLKOUT)。假设CLK0101是所选择的时钟，并且作为CLKOUT信号231供应。利用逻辑O的选择信号105，触发器207的输出是逻辑1，其强制“与”门233(在底部路径中)输出逻辑0，将触发器201和203保持在0，防止了将CLKl供应给“或”门235。如果CLKO停止，触发器207阻塞，输出逻辑1，使得即使当选择信号变为逻辑I时也不能将CLK1103供应给“或”门235。在这些情况下，LOS信号已经用于防止由B侧上的触发器形成的状态机阻塞。与使用LOS信号不同，本专利技术的实施例使用触发器的复位输入(R)以在时钟停止的情况下避免状态机阻塞。在选择信号105改变状态之后不久，将复位脉冲施加至状态机的未选择一侧上的触发器，或者是触发器205和207，或者是触发器201和203。如果将要复位的一侧的时钟仍在运行，则那些触发器将已经处于复位状态，并且复位脉冲将没有效果。如果将要复位的一侧的时钟停止(这可能使状态机阻塞)，则复位脉冲将触发器复位，并且允许状态机继续无障碍地激活所选择的时钟。注意:这两种情况都避免了状态机阻塞，并且无障碍地切换至所选择的时钟。为了产生复位脉冲以避免B侧上的状态机阻塞，实施例利用了去障碍电路107的A侧上的复位电路。将两个时钟101和103供应给复用器电路211。选择信号105用作复用器211的选择信号，其选择输入时钟之一。接下来在提供I / N的波纹计数器215中对在复用器211的输出处可能发生的任意障碍进行滤波。将这种平滑后的时钟用于对“选择”信号105进行采样。对于正和负运行边沿，对采样的“选择”信号进行边沿检测。通过边沿检测器以及由触发器223和225以及“与”门227和229形成的脉冲发生本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：威廉·J·安克，斯里塞·R·希沙姆拉杰，
申请(专利权)人：硅谷实验室公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。