一种包括第一电路和第二电路的装置。第一电路可以生成具有经调节的电压的输出信号并维持具有第一导通时间和第一关断时间的恒定开关频率。第二电路可以相对于该输出信号基于相位延迟生成移位的信号并维持具有第二导通时间和第二关断时间的移位的频率。第二...

本公开涉及单端存储器接口中的高信号电压容差。装置包括线路端接电路和连续时间线性均衡器电路。线路端接电路可以被配置为响应输入信号生成数据信号。输入信号通常存在于第一电压域中。输入信号可以是单端的。数据信号可以在第一电压域中生成。连续时间线...

本公开涉及用于快速存储器访问控制的装置。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多个设...

本公开涉及用于实现非对称发送/接收开关的装置。一种装置，包括输入端口、输出端口、公共端口、第一阻抗匹配网络、第二阻抗匹配网络、第一开关电路和第二开关电路。第一阻抗匹配网络可以耦接在输入端口和公共端口之间。第二阻抗匹配网络可以耦接在公共端...

本公开涉及建立具有90度阻抗变换区段的非对称发送/接收开关的方法。一种装置，包括输入端口、输出端口、公共端口、第一阻抗匹配网络、第二阻抗匹配网络、第一开关电路和第二开关电路。第一阻抗匹配网络可以耦接在输入端口和公共端口之间。第二阻抗匹配...

本公开涉及对相位和增益的快速存储器访问控制。一种装置包括切换电路和多个寄存器。切换电路可以被配置为响应于使能信号而生成多个控制信号。在使能信号处于传送状态的时候，一次一个控制信号可以是活动的。寄存器可以被配置为(i)缓冲从存储器接收的多...

用于实现高信号电压容差的装置，包括线路端接电路和连续时间线性均衡器电路。线路端接电路可以被配置为响应输入信号生成数据信号。输入信号通常存在于第一电压域中。输入信号可以是单端的。数据信号可以在第一电压域中生成。连续时间线性均衡器电路可以被...

本申请公开了一种装置，该装置包括第一电路和第二电路。第一电路可以被配置为响应于以某频率工作的输入时钟信号而生成中间信号。第一电路可以根据阈值频率修改输入时钟信号以生成中间信号的波形。中间信号的波形可以具有(i)脉冲和(ii)稳态中的至少...

本发明涉及一种混合锁定检测器。装置包括模拟电路和数字电路。模拟电路可以被配置为响应于(i)上脉冲的宽度与预定宽度的比较以及(ii)下脉冲的宽度与预定宽度的比较而生成使能信号。上脉冲和下脉冲可以响应于反馈信号与参考信号的比较而生成。当两个...

本申请涉及一种具有宽输入电压范围的单端信号限幅器。并具体涉及一种装置，包括第一电路、第二电路和第三电路。第一电路可以被构造为(i)降低在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列中的当前值，以生成当前值的版本，及(ii)降...

本发明涉及利用可编程的1‑抽头决定反馈均衡器的单端信号均衡。一种装置包括第一电路和第二电路。第一电路可被配置为(i)接收在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列，(ii)将输入值的所述序列的前一输入值限幅，以生成前一输...

本申请提供了一种电路装置。该电路装置包括：第一电路，配置为响应于以某频率工作的输入时钟信号而生成中间信号，其中(i)所述第一电路根据阈值频率修改所述输入时钟信号以生成所述中间信号的波形，并且(ii)所述中间信号的所述波形具有(a)脉冲和...

本发明涉及信号驱动器摆率控制，一种装置包括第一电路和第二电路。第一电路可以被配置为(i)生成多个延迟信号，每个延迟信号作为基于控制信号被时移相应延迟的序列的输入信号的拷贝以及(ii)基于输入信号和多个延迟信号在相应延迟的序列中的每个延迟...

本发明涉及上电时的单端存储器信号均衡。装置具有第一电路和第二电路。第一电路可以被配置为缓冲输入信号，该输入信号从连接在存储器信道和存储器控制器之间的数据总线接收作为单端信号。第二电路可以被配置为相对于参考电压调整输入信号以生成差分信号。...

本实用新型涉及一种混合锁定检测器。装置包括模拟电路和数字电路。模拟电路可以被配置为响应于(i)上脉冲的宽度与预定宽度的比较以及(ii)下脉冲的宽度与预定宽度的比较而生成使能信号。上脉冲和下脉冲可以响应于反馈信号与参考信号的比较而生成。当...

本实用新型涉及一种用于单端信号均衡的装置，包括第一电路和第二电路。第一电路可被配置为(i)接收在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列，(ii)将输入值的所述序列的前一输入值限幅，以生成前一输出值，(iii)将输入值的...

本申请涉及用于单端信号限幅器的装置。本申请要解决的一个技术问题是提供改进的用于单端信号限幅器的装置。所述装置包括第一电路、第二电路和第三电路。第一电路可以被构造为(i)降低在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列中的当...