本发明提供一种跨时钟域处理装置、处理方法及芯粒集成系统，且所述跨时钟域处理装置包括：本地同频时钟发生链路，依据相位控制字，将本地高频时钟分频产生本地同频时钟；以及采样同步电路，电性连接于所述本地同频发生链路的输出端，将所述本地同频时钟作...

本发明提供一种数据解串处理装置、处理方法及芯粒集成系统，且所述数据解串处理装置包括：本地同步时钟发生环路，依据本地串行时钟和系统并行时钟，形成本地同步时钟和本地同步并行时钟；先入先出堆栈，输入串行数据或本地中频数据，并将所述本地同步时钟...

本发明提供了一种集成电路的可测性电路结构，包括：输入寄存器，输入寄存器中存储第一寄存值或第二寄存值，其中第一寄存值用于启用可测性电路结构的第一工作模式或默认工作模式，第二寄存值用于启用可测性电路结构的第二工作模式；扫描结果获取模块，电性...

本发明提供了一种芯片封装结构及其制造方法，包括工作芯片，工作芯片中设置接触孔，且接触孔贯穿工作芯片；电源接触凸片，设置于工作芯片上，电源接触凸片覆盖接触孔的端面，其中电源接触凸片电性连接于工作芯片的电源电路，且电源接触凸片与电源电路的输...

本发明提供了一种芯片封装结构及其制造方法，其中芯片封装结构包括：工作芯片，工作芯片中设置接触孔，且接触孔贯穿工作芯片；电源接触凸片，设置于工作芯片的第一面，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路；电容器...

本发明提供了一种芯片封装结构及其制造方法，其中芯片封装结构包括：工作芯片，工作芯片中设置接触孔，且接触孔贯穿工作芯片；电源接触凸片，设置于工作芯片上，电源接触凸片覆盖接触孔的端面，且电源接触凸片电性连接于工作芯片的电源电路，其中电源接触...

本发明公开了一种三维芯片封装结构及其制造方法，属于半导体技术领域

本发明提供一种小芯片互联的高速接口代码验证系统、方法、设备及介质，包括：代码获取模块，用以获取待验证高速接口代码；编译处理模块，用以对所述待验证高速接口代码进行编译处理，生成镜像文件；文件生成模块，用以获取执行文件与标准二进制文件；以及...

本发明提供一种三维封装芯片的连接检测电路、检测方法及三维封装芯片，所述三维封装芯片的连接检测电路包括：多个第一上拉模块，设置在上层芯粒中，且所述多个第一上拉模块并行设置；第二下拉模块，设置在中介层上网络的信号输出盒中；以及电平检测电路，...

本发明涉及一种适于多芯粒的片间互联网络拓扑及系统。其包括：芯粒连接单元组，包括若干用于适配连接芯粒的芯粒连接单元；拓扑轨道线，用于将芯粒连接单元组内相邻的芯粒连接单元适配连接，其中，对芯粒连接单元组内任意两个待互联的芯粒连接单元，基于两...

本发明涉及一种具备高屏蔽性能的存算一体芯粒三维封装结构及方法。其包括：存算封装体，包括用于提供运算能力的计算芯片以及用于提供存储能力的存储单元，其中，存储单元堆叠在计算芯片上并与所述计算芯片互联；屏蔽单元体，包括包覆所述存算封装体的屏蔽...

本发明涉及一种适于有源基板上多芯粒的布局方法。其包括提供具有可配置布线网络的有源基板以及n个待布局到所述有源基板上的芯粒；对n个待布局的芯粒以及分布于可配置布线网络外周的k个固定IO端口，基于二次线性规划布局方法配置n个芯粒的规划布局位...

本发明涉及一种适于有源基板的同步互联布线方法及系统。配置互联路径时，包括：基于两个待互联转置连接电路的位置分布，搜索生成所述两个待互联转置连接电路间存在的可行互联布线路径；对上述搜索生成的可行互联布线路径进行修正，以在修正后，生成可选互...

本发明涉及一种具备光通讯的三维分域屏蔽系统芯粒封装工艺及结构。其包括：提供主芯片以及芯粒组；将芯粒组内的光通讯芯粒以及功能芯粒与主芯片互联；制备用于将光通讯芯粒以及功能芯粒塑封在元件面上的塑封层；制备用于对功能芯粒分域屏蔽的分域屏蔽结构...

本实用新型涉及一种高屏蔽性三维芯粒封装结构。其包括：主芯片、芯粒组以及分腔屏蔽结构，其中，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接；一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的...

本实用新型涉及一种集成深槽器件的三维芯粒封装体。其包括：主芯片；芯粒组，包括至少一个芯粒，其中，芯粒组内的芯粒与主芯片的第一主面正对应，并与所述主芯片互联；深槽器件，包括深槽电容和/或深槽电感，制备于主芯片内，并与所述主芯片的第一主面和...

本发明涉及一种分腔屏蔽三维芯粒封装结构及工艺。其包括：主芯片、芯粒组以及分腔屏蔽结构，其中，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接；一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上...

本发明涉及一种适用于Chiplet小芯片互联的高速接口、方法及系统。其包括协议层，用于适配与所对应Chiplet小芯片内数据总线的信息交互；数据链路层，与所述协议层适配连接，用于将Flit协议发送信息转发至物理层，以及用于将物理层传输的...

本发明涉及一种集成深槽器件的三维芯粒封装结构及工艺。按照本发明提供的技术方案，所述集成深槽器件的三维芯粒封装结构，包括：主芯片，具有第一主面以及与所述第一主面正对应的第二主面；芯粒组，包括至少一个芯粒，其中，芯粒组内的芯粒与主芯片的第一...

本发明涉及一种深槽器件背部集成的三维芯粒封装工艺及结构。其包括：提供芯粒封装基体，其中，所述芯粒封装基体包括主芯片以及塑封于所述主芯片正面上的芯粒组，芯粒组包括至少一个芯粒，芯粒组内的芯粒与主芯片互联；对上述芯粒封装基体，在主芯片的背面...