【技术实现步骤摘要】
高屏蔽性三维芯粒封装结构
[0001]本技术涉及一种封装结构及工艺，尤其是一种高屏蔽性三维芯粒封装结构。
技术介绍
[0002]随着系统IO(输入/输出)数量不断增加，传统二维封装结构已无法满足要求，需要更高密度的三维堆叠封装结构。传统三维封装结构，受限于传统的封装工艺，无法满足极高密度的IO需求，需要采用更为先进的封装工艺进行集成。
[0003]随着系统集成的密度越来越高，封装结构内的封装模块容易受到封装结构内其他模块以及封装结构外部的电磁辐射的影响，受到电磁辐射时，会影响整个封装结构的电性能，甚至会导致基于系统封装结构的器件失效。
[0004]为了减少电磁辐射影响，目前，一般采用直接加上金属盖的技术方案，而采用金属盖的技术手段需求的空间较大，导致总的结构尺寸较大。此外，由于受到工艺限制，现有封装结构中，一般无法有效实现侧面电磁辐射的屏蔽，导致抗电磁辐射的性能较差。
技术实现思路
[0005]本技术的目的是克服现有技术中存在的不足，提供一种高屏蔽性三维芯粒封装结构，其在实现高密度封装集成的情...
【技术保护点】
【技术特征摘要】
1.一种高屏蔽性三维芯粒封装结构，其特征是，包括：主芯片，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；芯粒组，包括若干芯粒，其中，芯粒组内的芯粒利用塑封层塑封在所述主芯片的第一主面，且塑封在塑封层内的芯粒与所述主芯片进行所需的互联；分腔屏蔽结构，包括分腔屏蔽罩、若干用于将芯粒接地引出的芯粒接地引出结构以及若干埋设于塑封层内的分腔隔离墙，其中，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙将对应电连接芯粒的接地引出；一芯粒接地引出结构与塑封层内的芯粒呈一一对应；一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片第二主面上相应的接地连接焊球电连接；所述芯粒接地引出结构包括设置于第一主面上的正面引出金属层、覆盖主芯片侧面的侧面引出...
【专利技术属性】
技术研发人员：徐健，田陌晨，温德鑫，祝俊东，
申请(专利权)人：奇异摩尔上海集成电路设计有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。