高屏蔽性三维芯粒封装结构制造技术

本实用新型专利技术涉及一种高屏蔽性三维芯粒封装结构。其包括：主芯片、芯粒组以及分腔屏蔽结构，其中，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接；一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片第二主面上相应的接地连接焊球电连接。本实用新型专利技术在实现高密度封装集成的情况下，能有效实现分腔屏蔽与侧面屏蔽，确保封装结构的电性能，与现有工艺兼容，安全可靠。安全可靠。安全可靠。

【技术实现步骤摘要】
高屏蔽性三维芯粒封装结构


[0001]本技术涉及一种封装结构及工艺，尤其是一种高屏蔽性三维芯粒封装结构。

技术介绍

[0002]随着系统IO(输入/输出)数量不断增加，传统二维封装结构已无法满足要求，需要更高密度的三维堆叠封装结构。传统三维封装结构，受限于传统的封装工艺，无法满足极高密度的IO需求，需要采用更为先进的封装工艺进行集成。
[0003]随着系统集成的密度越来越高，封装结构内的封装模块容易受到封装结构内其他模块以及封装结构外部的电磁辐射的影响，受到电磁辐射时，会影响整个封装结构的电性能，甚至会导致基于系统封装结构的器件失效。
[0004]为了减少电磁辐射影响，目前，一般采用直接加上金属盖的技术方案，而采用金属盖的技术手段需求的空间较大，导致总的结构尺寸较大。此外，由于受到工艺限制，现有封装结构中，一般无法有效实现侧面电磁辐射的屏蔽，导致抗电磁辐射的性能较差。

技术实现思路

[0005]本技术的目的是克服现有技术中存在的不足，提供一种高屏蔽性三维芯粒封装结构，其在实现高密度封装集成的情况下，能有效实现分腔屏蔽与侧面屏蔽，确保封装结构的电性能，与现有工艺兼容，安全可靠。
[0006]按照本技术提供的技术方案，所述高屏蔽性三维芯粒封装结构，包括：
[0007]主芯片，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
[0008]芯粒组，包括若干芯粒，其中，芯粒组内的芯粒利用塑封层塑封在所述主芯片的第一主面，且塑封在塑封层内的芯粒与所述主芯片进行所需的互联；
[0009]分腔屏蔽结构，包括分腔屏蔽罩、若干用于将芯粒接地引出的芯粒接地引出结构以及若干埋设于塑封层内的分腔隔离墙，其中，
[0010]塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙将对应电连接芯粒的接地引出；
[0011]一芯粒接地引出结构与塑封层内的芯粒呈一一对应；
[0012]一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；
[0013]分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片第二主面上相应的接地连接焊球电连接；
[0014]所述芯粒接地引出结构包括设置于第一主面上的正面引出金属层、覆盖主芯片侧面的侧面引出金属层以及设置于第二主面上的背面引出金属层，其中，
[0015]正面引出金属层通过侧面引出金属层与背面引出金属层电连接，正面引出金属层与所正对应芯粒的接地电连接，接地连接焊球设置于背面引出金属层上；
[0016]分腔屏蔽罩覆盖于侧面引出金属层上，并与所述侧面引出金属层电连接。
[0017]在主芯片的第一主面包括若干元件区，其中，
[0018]一芯粒与主芯片第一主面上相应的元件区键合连接，以使得所述芯粒与主芯片互联；
[0019]在主芯片内埋设有若干用于将元件面引出的元件面引出柱，元件面引出柱与主芯片第二主面上相应的元件引出焊球电连接。
[0020]分腔隔离墙在塑封层内竖直状，分腔隔离墙的长度不大于塑封层的厚度。
[0021]在主芯片的第二主面还设置元件引出焊球焊盘，元件引出焊球通过元件引焊球焊盘与元件面引出柱电连接。
[0022]所述元件引出焊球焊盘与背面引出金属层为同一工艺步骤层。
[0023]本技术的优点：将芯粒堆叠在主芯片的正面，并与主芯片互联，以能实现高密度的封装，降低封装尺寸。芯粒与主芯片采用焊接键合连接，可缩短键合距离，满足高速高频的信号交互需求。利用分腔屏蔽结构能对芯粒的侧面以及主芯片的侧面进行电磁屏蔽，实现主芯片第一主面上不同芯粒间的分腔屏蔽，可有效屏蔽外界的电磁辐射，保护封装内信号交互的可靠性。整个工艺可基于晶圆级工艺，与现有工艺兼容，提高工艺的效率，降低工艺成本。
附图说明
[0024]图1为本技术三维芯粒封装结构的一种实施例示意图。
[0025]图2～图15为本技术基于晶圆级工艺制备得到图1中三维芯粒封装结构的一种具体实施工艺步骤图，其中，
[0026]图2为本技术晶圆的示意图。
[0027]图3为本技术晶圆内相邻两个主芯片基体利用切割道分隔的剖视图。
[0028]图4为本技术制备得到切割道沟槽后的剖视图。
[0029]图5为本技术制备得到晶圆正面金属层后的剖视图。
[0030]图6为本技术芯粒与主芯片基体键合互联后的剖视图。
[0031]图7为本技术制备得到塑封层后的剖视图。
[0032]图8为本技术制备得到分隔屏隔离柱后的剖视图。
[0033]图9为本技术制备得到分隔隔离柱后的剖视图。
[0034]图10为本技术与临时键合载板临时键合的剖视图。
[0035]图11为本技术对主芯片基体的背面减薄后的剖视图。
[0036]图12为本技术在晶圆的背面进行植球工艺后的剖视图。
[0037]图13为本技术沿切割道对晶圆进行切割后的剖视图。
[0038]图14为本技术得到芯粒封装体后的剖视图。
[0039]图15为本技术制备得到分腔屏蔽罩后的剖视图。
[0040]附图标记说明：1
‑
主芯片、2
‑
塑封层、3
‑
芯粒、4
‑
分腔屏蔽罩、5
‑
分腔隔离墙、6
‑
元件面引出柱、7
‑
元件区、8
‑
接地连接焊球、9
‑
侧面引出金属层、10
‑
元件引出焊球、11
‑
元件引出焊球焊盘、12
‑
晶圆、13
‑
主芯片基体、14
‑
切割道、15
‑
切割道沟槽、16
‑
晶圆正面金属层、17
‑
分腔隔离墙孔、18
‑
临时键合载板、19
‑
背面引出金属层、20
‑
正面引出金属层以及21
‑
晶
圆塑封体。
具体实施方式
[0041]下面结合具体附图和实施例对本技术作进一步说明。
[0042]在实现高密度封装集成的情况下，能有效实现分腔屏蔽与侧面屏蔽，确保封装结构的电性能，对高屏蔽性三维芯粒封装结构，本技术的一种实施例中，包括：
[0043]主芯片1，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；
[0044]芯粒组，包括若干芯粒3，其中，芯粒组内的芯粒3利用塑封层2塑封在所述主芯片1的第一主面，且塑封在塑封本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高屏蔽性三维芯粒封装结构，其特征是，包括：主芯片，包括用于形成元件面的第一主面以及与第一主面正对应的第二主面；芯粒组，包括若干芯粒，其中，芯粒组内的芯粒利用塑封层塑封在所述主芯片的第一主面，且塑封在塑封层内的芯粒与所述主芯片进行所需的互联；分腔屏蔽结构，包括分腔屏蔽罩、若干用于将芯粒接地引出的芯粒接地引出结构以及若干埋设于塑封层内的分腔隔离墙，其中，塑封层内一芯粒的接地通过芯粒接地引出结构或分腔隔离墙对应电连接，以通过对应电连接的芯粒接地引出结构或分腔隔离墙将对应电连接芯粒的接地引出；一芯粒接地引出结构与塑封层内的芯粒呈一一对应；一分腔隔离墙位于塑封层内相邻的两个芯粒间，且塑封层内所有分腔隔离墙与覆盖塑封层上的分腔屏蔽罩电连接，以利用分腔隔离墙与分腔屏蔽罩配合在塑封层内分隔形成若干屏蔽腔；分腔屏蔽罩同时覆盖塑封层以及主芯片相应的侧面，分腔屏蔽罩与芯粒接地引出结构电连接，且一芯粒接地引出结构与主芯片第二主面上相应的接地连接焊球电连接；所述芯粒接地引出结构包括设置于第一主面上的正面引出金属层、覆盖主芯片侧面的侧面引出...

【专利技术属性】
技术研发人员：徐健，田陌晨，温德鑫，祝俊东，
申请(专利权)人：奇异摩尔上海集成电路设计有限公司，
类型：新型
国别省市：