【技术实现步骤摘要】
本专利技术属于电子电路，特别涉及一种跨时钟域处理装置、处理方法及芯粒集成系统。
技术介绍
1、随着高性能计算对算力要求的不断提高，需要采用芯粒(chiplet)集成的系统来满足高性能的计算需求。在芯粒集成系统中，不同芯粒之间需要进行高频次的数据交互以完成相关计算。但芯粒集成的系统工作时钟频率会远小于芯粒高速数据接口的数据传输速率，且系统工作时钟和本地高速串行时钟不同步。
2、故在片上系统需要发送数据或接收数据时，数据需要在系统时钟域和本地时钟域之间跨时钟域处理。而跨时钟域处理的过程需要进行时钟同步，这一过程需要花费额外的时钟周期，会显著增加数据在传输通路上的延时，难以满足芯粒间高速数据传输的低延时要求，同时较大的数据通路延时还会提高数据传输过程的中消耗的能量，从而降低整个高性能计算系统的性能。
技术实现思路
1、本专利技术的目的在于提供跨时钟域处理装置、处理方法及芯粒集成系统，可简化芯粒集成系统的结构，提高系统的性能，且满足芯粒之间数据传输的低延时需求。
2、为实现上述目的，本专利技术提供了的跨时钟域处理装置，至少包括：
3、本地同频时钟发生链路，依据相位控制字，将本地高频时钟分频产生本地同频时钟；以及
4、采样同步电路，电性连接于所述本地同频发生链路的输出端，将所述本地同频时钟作为输入时钟或采样时钟，对输入数据进行采样，获取输出数据，完成所述输入数据的跨时钟域处理。
5、在本专利技术一实施例中，所述本地同频时钟发生链路包
6、在本专利技术一实施例中，所述本地同频时钟发生链路包括分频器，所述分频器依据所述相控复位信号，将所述高频时钟分频，产生本地同频时钟。
7、在本专利技术一实施例中，所述多相位复位生成器包括：
8、计数器，输入异步复位信号和所述本地高频时钟，当所述异步复位信号建立后，所述计数器在所述高频时钟的驱动下计数，并输出多个比特计数结果；
9、多个异或门，每个异或门的一个输入端电性连接于计数器的输出端，每个异或门的的另一输入端输入所述相位控制字，所述多个异或门将所述计数器输出的每个比特计数结果与所述相位控制字进行异或操作，获取多个异或操作的结果；
10、多输入与门，所述多输入与门的每个输入端电性连接于一个异或门的输出端，所述多输入与门根据多个异或操作的结产生相控时钟，以及
11、d触发器，所述d触发器的时钟输入端电性连接于所述多输入与门的输出端，所述d触发器的数据输入端输入所述异步复位信号，所述d触发器在所述相控时钟下对异步复位信号进行采样，获取所述相控复位信号。
12、在本专利技术一实施例中，所述计数器为比特位计数器，且计数器的比特位数等于或大于所述相位控制字的位数。
13、在本专利技术一实施例中，所述异或门的数量等于或大于所述相位控制字的位数。
14、在本专利技术一实施例中，所述多输入与门的输入数量等于或大于所述相位控制字的位数。
15、本专利技术还提供一种跨时钟域处理方法，包括以下步骤：
16、依据相位控制字，将本地高频时钟分频产生本地同频时钟；以及
17、将所述本地同频时钟作为输入时钟或采样时钟，对输入数据进行采样，获取输出数据，完成所述输入数据的跨时钟域处理。
18、本专利技术还提供一种芯粒集成系统，包括多个芯粒，如上所述的跨时钟域处理装置设置在所述芯粒的数据发送通路中，且所述本地同频时钟作为所述采样同步电路的采样时钟。
19、本专利技术还提供一种芯粒集成系统，包括多个芯粒，如上所述的跨时钟域处理装置设置在所述芯粒的数据接收通路中，且所述本地同频时钟作为所述采样同步电路的输入时钟。
20、综上所述，本专利技术提供的跨时钟域处理装置、处理方法及芯粒集成系统，在数据通路中，数据通路采用简单的同步采样电路而非先入先出堆栈，使数据经过的路径缩短，显著降低了数据延时，同时也下显著降低了硬件开销。同时，采用了由多相位复位生成器和分频器组成的本地同频时钟发生链路，该链路可以在外部相位控制字的不同配置下生成不同相位的时钟，确保同步采样电路的同步过程满足时序要求。
本文档来自技高网...【技术保护点】
1.一种跨时钟域处理装置，其特征在于，至少包括：
2.根据权利要求1所述的一种跨时钟域处理装置，其特征在于，所述本地同频时钟发生链路包括多相位复位生成器，所述多相位复位生成器在所述本地高频时钟的驱动下，依据所述相位控制字，产生相控复位信号。
3.根据权利要求2所述的一种跨时钟域处理装置，其特征在于，所述本地同频时钟发生链路包括分频器，所述分频器依据所述相控复位信号，将所述高频时钟分频，产生本地同频时钟。
4.根据权利要求2所述的一种跨时钟域处理装置，其特征在于，所述多相位复位生成器包括：
5.根据权利要求4所述的一种跨时钟域处理装置，其特征在于，所述计数器为比特位计数器，且计数器的比特位数等于或大于所述相位控制字的位数。
6.根据权利要求4所述的一种跨时钟域处理装置，其特征在于，所述异或门的数量等于或大于所述相位控制字的位数。
7.根据权利要求4所述的一种跨时钟域处理装置，其特征在于，所述多输入与门的输入数量等于或大于所述相位控制字的位数。
8.一种跨时钟域处理方法，其特征在于，包括以下步骤：p>
9.一种芯粒集成系统，其特征在于，包括多个芯粒，如权利要求1至8任意一项所述跨时钟域处理装置设置在所述芯粒的数据发送通路中，且所述本地同频时钟作为所述采样同步电路的采样时钟。
10.一种芯粒集成系统，其特征在于，包括多个芯粒，如权利要求1至8任意一项所述跨时钟域处理装置设置在所述芯粒的数据接收通路中，且所述本地同频时钟作为所述采样同步电路的输入时钟。
...【技术特征摘要】
1.一种跨时钟域处理装置，其特征在于，至少包括：
2.根据权利要求1所述的一种跨时钟域处理装置，其特征在于，所述本地同频时钟发生链路包括多相位复位生成器，所述多相位复位生成器在所述本地高频时钟的驱动下，依据所述相位控制字，产生相控复位信号。
3.根据权利要求2所述的一种跨时钟域处理装置，其特征在于，所述本地同频时钟发生链路包括分频器，所述分频器依据所述相控复位信号，将所述高频时钟分频，产生本地同频时钟。
4.根据权利要求2所述的一种跨时钟域处理装置，其特征在于，所述多相位复位生成器包括：
5.根据权利要求4所述的一种跨时钟域处理装置，其特征在于，所述计数器为比特位计数器，且计数器的比特位数等于或大于所述相位控制字的位数。
...【专利技术属性】
技术研发人员：王彧，田陌晨，温德鑫，
申请(专利权)人：奇异摩尔上海集成电路设计有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。