描述了一个利用两个指令集的数据处理系统。两个指令集控制使用处理器核（２）的全Ｎ位数据通路。一个指令集是一３２位指令集，而另一个是一１６位指令集。两个指令集都是永久地配备的，而且具有相关的指令译码硬件。

一种数据处理系统配备有指令（ＡＤＤ８Ｔ０１６），该指令用符号或零扩展对数据字的非邻接部分解包并将其与响应同一指令而执行的诸如加法之类的单指令多数据的运算操作相结合。所述指令能很好地在具有数据路径（２）的系统内使用，所述数据路径包括位于运...

一处理系统，具有执行第一指令集的指令的一处理器内核（１０４）以及用于生成与第一指令集的一个或多个指令一致的翻译器输出信号的指令翻译器（１０８）以便仿真第二指令集的指令。指令翻译器（１０８）提供指定操作的翻译器输出信号，该操作被分配以便对...

一种数据处理装置（１０２），它包含具有寄存器存储体（１０６）的处理器内核（１０４）。该寄存器存储体（１０６）包括一组用于存储堆栈操作数的寄存器。由指令翻译机（１０８）把来自第二指令集中指定堆栈操作数的指令翻译成第一指令集中指定寄存器操作...

本发明提供一种用于保存返回状态的数据处理设备和方法。该数据处理设备包括一个处理单元用于执行数据处理指令，该处理单元具有多个操作模式，每个操作模式具有相应的堆栈用于储存与那个模式相关的数据。该处理单元响应于一个返回状态数据处理指令，以便将...

一种处理系统具有指令流水线（３０）和处理器核芯。在指令流水线中取阶段（３２）的下游处设置有一指令翻译器，它用于将非本机指令翻译成本机指令操作。所述指令翻译器能以允许生成变长本机指令操作序列以模拟非本机指令的方式生成本机指令操作的多步序列...

一种使用主处理器８和协处理器１０的数据处理系统，提供协处理器加载指令（ＵＳＡＬＤ），该协处理器加载指令用于根据对齐方式把数目可变的数据值加载到协处理器１０中，并且还指定要根据那些被加载的数据字中的操作数而加以执行的数据处理操作，以生成结...

本发明提供一个系统和方法，用于锁定在一个数据处理设备中的源寄存器。该数据处理设备包括一个用于执行一个指令序列的流水线的处理单元，和一组源寄存器，用于当执行该序列中的指令时储存该处理单元要求的源数据。接着依赖可配置的准则使用一个锁定机构锁...

一种数据处理系统，使用用于有可能存在的Ｊａｖａ字节码的硬件执行器和用于得不到所述硬件支持的Ｊａｖａ字节码的软件指令解释器来支持执行本机指令和Ｊａｖａ字节码这两者。在软件指令解释器中的、执行处理处于解释中的Ｊａｖａ字节码的本机指令序列（２...

诸如Ｊａｖａ字节码之类的第一指令集的程序指令的未处理操作被检测。不调用直接处理那个未处理操作的机制，相反，使用来自诸如ＡＲＭ指令之类的第二指令集的一条或多条指令来仿真遭受所述未处理操作的那条指令。如果第二指令集的这些指令也遭受到未处理操...

本发明提供了一种用于数据处理设备中的流水线之间的同步化的技术。所述数据处理设备包括可操作用于执行指令序列的主处理器和可操作用于执行所述指令序列中的协处理器指令的协处理器，所述主处理器包括具有第一多个流水线级的第一流水线。所述协处理器包括...

提供了一种系统，所述系统包括：执行核心，可操作来执行内部指令；翻译缓冲器，可操作来存储一个或多个内部指令的多个内部指令块，所述内部指令块是一个或多个外部指令的各自外部指令块的动态翻译；再映射器，响应于所述外部指令块之一内的外部指令的执行...

一种用于处理数据的装置，所述装置包括：　　　　一个处理器，可用在多种模式和多个域中，所述多个域包括安全域或非安全域，所述多种模式包括：　　　　为所述安全域中的模式的至少一个安全模式；　　　　为所述非安全域中的模式的至少一个非安全模式；以...

用于处理数据的装置，所述装置包括：　　　　可在多个模式和多个域中操作的处理器，所述多个域包括安全域或非安全域，所述多个模式包括：　　　　为所述安全域中的模式的至少一个安全模式；　　　　为所述非安全域中的模式的至少一个非安全模式；　　　　...

用于处理数据的装置，所述装置包括：　　　　可在多个模式和多个域中操作的处理器，所述多个域包括安全域或非安全域，所述多个模式包括：　　　　为所述安全域中的模式的至少一个安全模式；　　　　为所述非安全域中的模式的至少一个非安全模式；　　　　...

一种具有安全域和非安全域的处理数据装置，在安全域中该数据处理装置能够访问在非安全域中所不能访问的安全数据，该数据处理装置包括：设备总线；设备，其与该设备总线耦合并用于发送关于所述安全域或所述非安全域的存储器访问请求； ...

一种用于处理数据的设备，所述设备包括：　　　　处理器，可操作来执行数据处理操作，所述处理器可操作来产生性能控制信号，所述性能控制信号表示想要的、所述处理器的数据处理性能级别；和　　　　至少一个另外的电路，响应于所述性能控制信号操作来支持...

集成电路包括多个处理级，每个处理级包括处理逻辑（２）、无延迟锁存器（４）、延迟锁存器（８）和比较器（６）。无延迟锁存器（４）在无延迟捕获时间从处理逻辑（２）捕获输出。在以后的延迟捕获时间，延迟锁存器（８）也捕获来自处理逻辑（２）的值。比...

集成电路包括多个处理级，其中每个包括处理逻辑（１０１４）、不延迟信号捕捉元件（１０１６）、延迟信号捕捉元件（１０１８）以及比较器（１０２４）。不延迟信号捕捉元件（１０１６）在不延迟捕捉时间捕捉来自处理逻辑（１０１４）的输出。在稍后的延迟...

一种通过功能总线互连的具有多个功能电路的集成电路，它配备有诊断总线主控器电路，所述诊断总线主控器电路利用功能总线上的总线交易执行诊断操作。这些诊断操作在集成电路的标准速度运行期间实时执行，以便产生更精确的诊断结果。对于作为诊断操作的一部...