一种使用光刻工艺形成的集成电路，所述光刻工艺包括从多个单独印刷的图案层形成光刻层的阶段。在所述集成电路中，存在形成的电路，所述电路包括至少两个器件，所述两个器件是匹配的器件，以便如果所述匹配的器件偏离于具有匹配的性能特性，所述电路的性能...

在图形处理系统中，命令列表阅读器３首先读入并标识命令列表的一部分。对应于命令列表中该部分的命令的图元接着经受仅Ｚ处理经过。这允许Ｚ缓冲器１６及分级Ｚ锥体１８被用命令列表中该部分的图元的适当Ｚ值来填充。然后图元经受第二正常渲染处理经过，但...

本发明涉及监控数据处理设备和概括监控数据。公开了一种数据处理设备，其包括监控电路，用于监控在开始和结束事件之间发生的、对所述数据处理设备内多个可寻址的位置的访问，所述监控电路包括：用于存储标识要监控的所述多个可寻址的位置的数据的地址位置...

本发明涉及使用微标签的高速缓存存取。所公开的数据处理装置包括：至少一个处理数据的数据处理器；存储待由数据处理器处理的多个值的组相联高速缓存，每个值由存储值的存储器内的存储器单元的地址来标识，组相联高速缓存分成多个高速缓存路；包括用于存储...

本发明涉及数据处理设备和控制虚拟机对安全存储器的访问的方法。处理电路执行管理程序软件以支持多个虚拟机在处理电路上的执行。提供存储器系统用于存储数据，存储器系统包括安全存储器和非安全存储器，安全存储器仅可经由安全访问请求访问。地址转换电路...

本发明涉及集成电路内设备之间的数据传输。提供了集成电路2，其 包含用于经由互连16进行通信的多个设备4、6、8、10、12和14。发 送设备18包含边带信号，边带信号指示使用重复数据字的代表来代替 该重复数据字本身。然后，接收设备可响应...

本发明涉及诊断上下文结构和比较。数据处理系统１具有可编程来充当多个虚拟机中的一个虚拟机的处理器核２，每个虚拟机由虚拟机标识符识别，每个虚拟机在多个上下文中的一个上下文中运行，每个上下文由上下文标识符识别，每个上下文执行程序指令序列，每个...

本发明涉及多指令集的指令预解码。提供了一种数据处理设备，其具有用来生成预解码的指令的预解码电路１０，预解码的指令被存储在指令高速缓存２０中。来自指令高速缓存２０的预解码的指令被解码电路４５，５０，４６读取，并用来形成控制与预解码的指令对...

本发明涉及保护从中央处理器发送的以供处理的安全数据的安全性。数据处理设备包括数据处理器和另一处理装置，在安全模式下处理数据的数据处理器可以访问安全数据，而在所述不安全模式下它不能访问安全数据，在安全模式下处理数据是在安全操作系统的控制下...

本发明涉及给非安全应用提供安全业务。一种数据处理设备包括用于在安全模式和非安全模式下处理数据的数据处理器和用于响应于来自所述数据处理器的从所述非安全模式发出的请求而执行任务的其它处理装置，在安全模式下处理数据的数据处理器存取对于在非安全...

本发明涉及用于处理图形的方法和装置，所述方法确定并存储将为待渲染的多个区块的集合渲染的图元的列表，以及确定并存储用于指示图元列表中的图元在下述区域中的分布的信息，其中该区域被正在为其制定列表的多个区块的集合涵盖。所述装置包括用于确定并存...

一种具有多个输出级（４６）的数模转换器。每一个输出级（４６）包括一个三态缓冲器（５４），该三态缓冲器输出由多路调制器（５２）所选择的开信号，关信号，或者脉冲宽度调制信号，其中，多路调制器（５２）由响应输入数字信号值的指数位的弦解码器（５...

包含能提供预定占空比的脉冲宽度调制信号输出的数－模转换器，该信号可用作参考信号（Ｖ／２）去补偿在数－模电路的其余部分运行中的偏差。数－模转换器具有多个输出级（４６）。每个输出级（４６）包含三态缓冲器（５４），它输出接通信号，断开信号或由...

本发明涉及适合在数字计算机上软件实现的维特比解码器的ＡＣＳ操作的位片实施。第一位片被形成为单一字，它包含用于所有状态的路径量度的ＬＳＢ，具有其次最高有效位的第二位片被形成，等等，直至ＭＳＢ位片。以位片单位执行ＡＣＳ操作的相加，以包含路径...

表示象形文字字形的字符６的字符代码２可以被用来确定在与所涉及字符６有关的全部字形的像素数据的可变长度编码数据流１０中的地址８。这个存取经过两级表查询，第一级表表１返回一个在编码的数据流内的初始偏置Ｈｕｆｆｏｆｆ，一个字符数据的平均长度Ａ...

本发明涉及功率控制与切换电轨分析电路、电源连接电轨的控制方法，该功率控制电路用于控制具有源电压电平的电源至切换电轨的连接，以提供电力至相关电路块。所述功率控制电路包含开关块，用于选择性地连接所述切换电轨至所述电源；及开关控制器，用于控制...

描述了一种锁存电路（２），包括功能路径锁存器（４，６），其可以为标准触发器形式，连同数据保持锁存器（１２，１４）。复位信号预置和扫描使能信号ＳＥ用于控制这些锁存器以执行复位、扫描、保存和恢复功能。保存和恢复功能用于将来自功能路径锁存器（...

本发明涉及用于在休眠期间存储信号的电路，该电路的所述实施例包括：时钟信号输入端，可操作来接收时钟信号；多个锁存器，由所述时钟信号定时；由所述时钟信号定时的至少一个三态器件，所述至少一个三态器件布置在至少一个存储锁存器的输入端，所述至少一...

在集成电路电力网（２）中提供功率控制集成电路单元（８），以及有选择地将无开关电源输入端（４）耦合到带开关电源输出端（６）。功率控制集成单元（８）还包括功率控制信号输入端（１２）和功率控制信号输出端（１４），用于支持功率控制信号通过集成电...

本发明公开的是“减小低功率模式中的泄漏功率”。公开了包括数据输入端、数据输出端、时钟信号输入端和钳制信号输入端的顺序电路。顺序电路设置成响应在所述时钟信号输入端接收的时钟信号而使在所述数据输入端接收的数据信号被时钟输入所述顺序电路，并响...