提供一种用以处理数据的装置，所述装置包含处理电路，其具有用以执行排列运算的排列电路；寄存器组，其具有用以储存数据的多个寄存器；控制电路，其响应程序指令来控制处理电路去执行数据处理运算。所述控制电路被设置成对控制产生指令作出响应，以依据位...

提供了非对称多处理器设备（２），其中相应的从诊断单元（２０、２２、２４）与对应的执行机构（６、８、１０）相关联。主诊断单元（２６）跟踪线程执行在不同的执行机构（６、８、１０）之间的迁移使得该诊断机构（２０、２２、２４、２６）能够跟随给定...

提供数据处理设备和方法用于处理对共享存储器的写访问请求。数据处理设备具有多个处理单元，用于执行要求对共享存储器中的数据的访问的数据处理操作，每个处理单元具有与其相关联的高速缓存以用于存储数据的子集以供该处理单元访问。提供了采用高速缓存一...

本发明提供一种用于产生访问请求的数据处理设备及方法。所提 供的总线主控器可依据自其外部接收的信号而在数据处理设备的安全 域或非安全域中操作。在总线主控器的正常操作期间把该信号生成为 固定。当总线主控器装置在安全域中操作时，所提供的控制逻...

提供一种设备和方法，其包括处理电路，一个或多个寄存器和控制电路。该控制电路配置成以致其响应于组合大小检测算术指令，来控制该处理电路以执行在至少一个数据单元上的算术运算，且进一步执行大小检测运算。该大小检测运算计算大小指示结果，其提供该算...

本发明涉及当存取储存单元时控制施加于存取装置的电压电平。公开了半导体存储器储存装置，其具有：储存数据的多个储存单元；允许对相应多个储存单元存取的多个存取装置，存取装置布置为至少两个群组，该至少两个群组中的每个由存取控制线控制；存取控制电...

一种集成电路（２）包括连接到虚拟功率轨（６、８）的逻辑电路（４）。这些虚拟功率轨经由功率控制晶体管（１０、１６）连接到电源（１４）。功率控制器（２０）产生控制信号，该信号确定功率控制晶体管（１０、１６）处于导电状态的数量，该并且因此控制...

本发明提供了一种用于设置事务优先级的数据处理装置和方法。所述数据处理装置具有用于处理事务的共享资源，以及用于发布事务至共享资源的至少一个主设备。所述至少一个主设备提供所述事务的多个源，并且所述事务中的每一个具有与之相关联的优先级。仲裁电...

本发明涉及用于集成电路的工作参数监视器。以环形振荡器（２２）的形式为集成电路（２）提供一个或多个监视电路（１４、１６、１８、２０）。这些环形振荡器（２２）包括包含在泄露模式下工作的限流晶体管（４２）的多个三态反相器（２４、２６、２８）。...

提供用于执行乘法累加运算的数据处理设备及方法。该设备包括：数据处理电路，响应控制信号对至少一个输入数据元素执行数据处理操作。指令解码器电路响应将第一、第二输入数据元素和谓词值指定为输入操作数的谓词乘法累加指令，生成控制信号来控制数据处理...

本发明涉及程序流控制，更具体地，涉及数据处理设备。其中，所述数据处理设备包括具有指令解码器１８的数据引擎６，用于产生一个或多个控制信号２４，所述一个或多个控制信号２４用于控制处理电路系统２０以执行由所述被解码的程序指令指定的数据处理操作...

本发明涉及寄存器状态保存和恢复。在具有寄存器６的数据处理装置１中，当状态保存触发事件发生同时数据处理操作的结果值仍要写到目标寄存器时，则保存和恢复控制电路１２选择限定用于将寄存器值保存到备份数据存储器１０的暂时顺序的状态保存序列。该序列...

本发明涉及具有改善的读取稳定性的存储器。公开了一种静态随机访问存储器。所述静态随机访问存储器（ＳＲＡＭ）包含：至少一个数据线；多个存储单元，每个存储单元包含：不对称反馈回路，访问设备和复位设备；所述存储器还包含：数据访问控制电路，所述数...

一种数据处理系统（２）包括响应于多项式除法指令ＤＩＶＬ．ＰＮ来生成控制信号的指令解码器（２２），所述控制信号控制处理电路（２６）执行多项式除法运算。分母多项式由存储在寄存器内的分母值表示，其中假设该多项式的最高次项总是具有系数“１”以使...

一种数据处理设备（１２）配备有触发存储器中止的存储器管理单元（２４）。当存储器中止发生时，表征该存储器中止的数据被写入到故障状态寄存器（２８）（存储器中止寄存器）中。表征存储器中止的数据包括识别与引起存储器中止的存储器存取相关联的寄存器...

本发明涉及一种用于处理计算机图形的方法和设备。其中，当采用１６ｘ采样掩码来采样待显示的图像时，为每个被覆盖的采样位置生成和渲染碎片以生成渲染碎片数据。然而，为了将其采样点与所要渲染的碎片相关联，可以将１６ｘ采样掩码划分为两个等级的层级结...

本发明涉及在数据处理系统中业务流的统计表示的使用。提供了用于对数据处理系统的设计执行验证测试的设备和方法。该设备包括表示数据处理系统的至少一部分设计的待验证系统，以及处理装置，用于连接到待验证系统的接口和用于生成在执行验证测试期间经由接...

本发明为集成电路的顺序存储电路内单次事件颠覆错误的纠正。公开一种用于集成电路的顺序存储电路，其包括存储电路、错误检测电路和输出电路，存储电路包含第一存储元件和第二存储元件，错误检测电路包含两个附加存储元件、比较电路和进一步的比较电路，输...

本发明涉及交叉耦合电路的集成电路布局模式。提供了一种包含第一扩散区及平行的第二扩散区的电路。Ｎ个栅极层的序列被提供有这些栅极层中的第一及第Ｎ栅极层，其覆盖扩散区中的不同的相应区；而中间（Ｎ－２）个栅极层覆盖扩散区二者。桥接导体连接第一栅...

本发明公开了用于确定数据路径的路由的系统、方法及计算机程序产品。该方法包括以下步骤：定义要沿着宽接口提供的多个单元，每个其他设备与至少一个所述单元相关联；以及将互连电路定义为以行和列形成的块阵列，每个单元与一个所述列邻接。此外，该方法还...