本发明关于集成电路中虚拟电源干线的调制。该集成电路２具有从虚拟供电干线８、１０中提取功率的逻辑块１６虚拟供电干线８，其通过开关块１２、１４连接到主供电干线４、６。开关块１２、１４经受调节以将虚拟供电干线８、１０维持在中间电压电平，以给逻...

提供存储单元，它具有延伸在第一方向的多晶硅栅２。提供一序列金属线层，它包括延伸在基本上与第一方向正交的第二方向的位线４、随后是延伸在第二方向的数据线６、然后是延伸在第一方向的字线８的层。将数据线６预充电到在位线４用于读出存储在存储单元内...

提供一种用于存储数据的存储器，包括：快速数据读取机构，可用于从所述存储器读取数据值，以便产生从所述存储器输出供进一步处理的快速读取结果；慢速数据读取机构，可用于从所述存储器读取所述数据值，以便产生在所述快速读取结果已被输出供进一步处理之...

本申请公开了一种数据处理装置，它包括：至少一个存储器；能够在数据上完成数据处理操作并且能够存取所述至少一个存储器的处理逻辑；以及能够在所述至少一个存储器上完成透明算法测试过程的存储器测试逻辑，所述数据处理装置阻止了所述处理逻辑在所述存储...

本发明涉及用于设计存储器件的退化技术。提供了用于由分组的存储器结构产生存储器件的实例的系统、方法和计算机程序产品。该方法包括接收表示存储器件的多个特性的输入参数的步骤，所述特性至少包括用于存储器件的行数Ｒ。之后，对该分组的存储器结构实施...

一种集成电路，提供有测试电路元件以及一个或更多其他的电路元件。确定各种性能控制参数设置下的测试电路元件的性能。然后跨过一个或更多其他电路元件应用该性能控制参数。该集成电路包括存储体，性能控制参数通常是读出放大器定时、延迟线长度或者如工作...

本发明涉及地址译码器故障的检测。本发明将存储器２制造为具有布置于在行１４中之的存储器单元阵列４。地址译码器６产生字线信号ＷＬ以响应于输入地址，来选择各行存储器单元之一进行存取。字线信号也存取与被存取的存储器单元行相关联的地址识别数据。此...

提供一种集成电路，包括：多个处理级，所述处理级中至少一个具有可用于对至少一个处理级输入值执行处理操作以产生处理逻辑输出信号的处理逻辑；以及低功率模式控制器，可用于控制所述集成电路在所述集成电路执行所述处理操作的工作模式与所述集成电路保持...

一种集成电路提供有诊断电路，例如串行扫描链或调试总线访问电路，利用耦合有到外部诊断装置的双向串行链接的集成电路建立与诊断电路的通信。双向串行链接携带数据和控制信号。串行协议可以包括提供调步信号，借此诊断电路可以表明外部诊断装置何时准备接...

用于处理数据的设备，所述设备包括：用来执行数据处理操作的数据处理逻辑；以及用来译码程序指令以控制所述数据处理逻辑去执行所述数据处理操作的指令译码器，其中：所述指令译码器响应于断定指令，根据用于处理数据的所述设备的一个 ...

本发明涉及互连元件和器件配置生成。一种集成电路（２）配置的生成方法，所述集成电路（２）包含连接多个器件（４，６，８，１０，１２）的互连元件（１４），所述方法使用：选择要连接到所述互连元件的器件；从文档或模型（例如ＩＰ－ＸＡＣＴ）读取所述...

产生用于数据处理装置的跟踪流的技术。提供跟踪电路和操作这种跟踪电路的方法，用于产生指示数据处理装置被监控电路的活动的跟踪流。该被监控电路产生指示这些活动的数据元素，且该跟踪电路包括跟踪元素发生电路，响应于至少一些被监控电路产生的数据元素...

公开了一种数据处理设备，所述数数据处理设备包括多个器件、与所述多个器件中的至少一个相关联的跟踪逻辑和与所述多个器件中的至少一个相关联的标记逻辑，所述标记逻辑可用于：选择至少一个项目，所述至少一个项目包括要被监控的活动；把将所述至少一个项...

本发明涉及中断抖动抑制。一种数据处理装置，包括响应于多个中断信号中来执行相应中断程序的处理单元。在接收到中断信号时，处理单元将数据值从多个寄存器存储在数据堆栈上并且执行相应中断程序。其后，处理单元将数据值从数据堆栈返回给寄存器并且继续当...

本发明涉及控制硬件加速器内数据值的清除。数据处理装置２包括耦合到硬件加速器１２的可编程通用处理器１０。存储器系统１４、６、８由处理器１０和硬件加速器１２共享。存储器系统监控电路１６响应于由处理器１０在存储器系统１４、６、８上进行的一个或...

本发明涉及在具有多电源域的集成电路内维持输出Ｉ／Ｏ信号。集成电路配有能选择地被加电或断电的电源域ＰＤ０、ＰＤ１、ＰＤ２及ＰＤ３。缓冲由这种电源域内的核心电路１０产生的信号１２的输出电路８有其自己的输出电源电压ＩＯＶ↓［ｄｄ］。自适应电压...

一种数据处理装置包括：用于处理数据的处理器，所述处理器在第一供电域中供电；用于存储由所述处理器处理的数据的存储器，所述存储器在第二供电域中供电；与所述处理器和所述存储器耦合的系统总线，其可操作以对存储器传输请求作出响应而在所述处理器和所...

提供了一种用于控制数据处理设备内的功率消耗的数据处理设备、总线逻辑和方法。数据处理设备具有多个逻辑件，至少一个逻辑件是用于发起传输的发起者逻辑件，且至少一个逻辑件是用于接收传输的接收者逻辑件。通信路径被设置在发起者逻辑件与接收者逻辑件之...

用于数据处理的装置，所述装置包括： 一数据总线； 一通过所述数据总线启动一脉冲串方式传输的总线主控器电路，在该数据总线中所述总线主控器产生一地址字，所述地址字指定一系列地址的一个起始地址，它与在相继的处理周期中通过所述数据总...

执行连续的数据处理指令的数据处理装置，所述装置包括：响应一个或多个所述指令访问数据存储器的存储器访问设备，所述存储器访问设备包括检测每一存储器访问是否无效的设备； 响应由以前执行的指令产生的所述装置的处理状态和在每一指令的执行时可...