【技术实现步骤摘要】
本专利技术涉及集成电路领域。更准确地说，本专利技术涉及集成电路的板上诊断电路。集成电路的板上诊断电路是众所周知的。这种已知电路的一个例子就是由英国ARM Limited of Cambridge用于几种微处理器设计的、由JTAG型控制器控制的串联扫描链(serial scan chains)。现有的扫描链型诊断电路的问题在于，串联扫描数据的输入和扫描数据的输出不够快，以致不能进行实时和/或有效的诊断。具体地说，可能需要把集成电路的速度降低到其正常运行速度之下或者暂停运行，以便可以把串联诊断数据扫描输入串联扫描链和扫描输出串联扫描链。以低于其正常运行速度工作的集成电路将导致以下结果执行的诊断工作不能真实代表集成电路实时运行的功能。可能出现这样的情况某些故障仅在全速工作时才显现，而以较低速度工作时将看不见(必须电路以此速度工作来适应诊断串联扫描链的应用)。此外，把JTAG用于与调试处理器的通信至少产生对系统资源访问的两步方法。根据本专利技术的一个方面凹，提供一种集成电路，它包括多个功能电路，它们可以执行数据处理操作；至少一种功能总线，它可以提供所述多个功能电路之...
【技术保护点】
一种集成电路，它包括：多个功能电路，用于执行数据处理操作；至少一种功能总线，用于提供所述多个功能电路之间的通信；以及诊断总线主控器电路，它在所述多个功能电路的实时操作期间，通过借助于所述至少一种功能总线向所述多个功能 电路中的一个或多个电路发布总线交易请求来对所述多个功能电路中的至少一个电路执行诊断操作。
【技术特征摘要】
US 2003-4-17 10/417,3351.一种集成电路，它包括多个功能电路，用于执行数据处理操作；至少一种功能总线，用于提供所述多个功能电路之间的通信；以及诊断总线主控器电路，它在所述多个功能电路的实时操作期间，通过借助于所述至少一种功能总线向所述多个功能电路中的一个或多个电路发布总线交易请求来对所述多个功能电路中的至少一个电路执行诊断操作。2.如权利要求1所述的集成电路，其中，所述诊断总线主控器电路执行以下的一个或多个操作调试操作；生产测试操作；生产编程操作；生产配置操作；现场编程操作；以及现场配置操作。3.如权利要求1和2中任何一项所述的集成电路，其中，所述诊断总线主控器电路可以执行验证操作，以便授权所述诊断总线主控器电路完成执行诊断操作和访问所述功能总线两者中的至少一种操作。4.如权利要求3所述的集成电路，其中包括与所述至少一种功能总线连接的验证电路，所述验证操作包括所述诊断总线主控器电路向所述验证电路发布验证请求，所述验证电路可以根据所述验证请求与预定的规则的匹配选择性地授权给所述诊断总线主控器电路。5.如上述权利要求中任何一项所述的集成电路，其中包括将所述诊断总线主控器电路连接到所述多个功能电路中至少一个的专用诊断总线，所述专用诊断总线提供对不能通过所述至少一种功能总线访问的数据的访问。6.如上述权利要求中任何一项所述的集成电路，其中包括具有不同总线协议的多功能总线，所述诊断总线主控器电路包括多个总线接口电路，所述各总线接口电路各自用于利用相应的功能总线的总线协议与所述相应的功能总线进行通信。7.如上述权利要求中任何一项所述的集成电路，其中，所述诊断总线主控器电路包括外部接口电路，所述外部接口电路用于利用相应的外部信号协议与相应的外部诊断装置进行通信。8.如上述权利要求中任何一项所述的集成电路，其中，所述诊断总线主控器电路可以在所述集成电路的时钟域和连接到所述诊断总线主控器电路的外部诊断装置的时钟域之间传送信号。9.如上述权利要求中任何一项所述的集成电路，其中，所述诊断总线主控器电路可以执行以下的一个或多个操作装入来自连接所述至少一个功能总线的装置的数据值；将数据值存储到连接所述至少一种功能总线的装置中；在连接所述至少一种功能总线的各装置之间复制数据值；以及验证存储在连接所述至少一种功能总线的装置中的数据值。10.如上述权利要求中任何一项所述的集成电路，其中，闪存与所述至少一种功能总线连接，所述诊断总线主控器电路可以利用闪存可编程协议对所述闪存进行编程。11.如上述权利要求中任何一项所述的集成电路，其中，所述集成电路是芯片系统集成电路。12.如上述权利要求中任何一项所述的集成电路，其中，所述至少一种功能总线是所述集成电路的外部总线。13.如上述权利要求中任何一项所述的集成电路，其中，所述至少...
【专利技术属性】
技术研发人员：P基梅尔曼，I费尔德，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：GB[英国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。