非易失性存储器件包括浮置栅极，其形成在衬底上；接触插塞，其形成在该浮置栅极的第一侧，并设置为平行该浮置栅极，且具有限定于其间的间隙；和间隔物，其形成在该浮置栅极的侧壁上，并填充该间隙，其中该接触插塞与该浮置栅极具有足够大的重迭面积，以致...

一种多相位时钟发生电路包括：第一时钟缓冲器单元，所述第一时钟缓冲器单元被配置为响应于外部时钟而反相和缓冲第一内部时钟和第二内部时钟，以及产生第三内部时钟和第四内部时钟；以及第二时钟缓冲器单元，所述第二时钟缓冲器单元被配置为响应于所述外部...

一种能够有效堆叠的半导体封装及其制造方法。半导体封装包括：半导体芯片、绝缘层和贯通电极。半导体芯片具有：第一表面和第二表面、在半导体芯片中的电路部、与电路部电连接的内部电路图案、穿过内部电路图案并穿过第一和第二表面的通孔。绝缘层在半导体...

一种电荷陷阱器件的擦除方法，所述方法包括以下步骤：将第一擦除电压施加到电荷陷阱器件；将擦除验证电压施加到电荷陷阱器件；执行当前第一失败位检查操作，所述当前第一失败位检查操作包括将基于擦除验证电压判定的擦除失败的电荷陷阱器件的第一数目与第...

本发明公开了一种半导体装置及其制造方法。该半导体装置包括：半导体结构，在其一个表面上形成有用于暴露焊盘的开口；第一导电层，形成在开口中以使半导体结构的一个表面更加均匀；以及导电图案，形成在半导体结构的部分的一个表面上，该一个表面包括第一...

本发明技术包括一种半导体存储器件，所述半导体存储器件包括沟道层和包围沟道层的层间绝缘层。层间绝缘层被层叠，沟道插入在层间绝缘层之间。晶种图案形成在沟槽的表面上，金属层形成在晶种图案上。

本发明涉及一种可变电阻存储器件及其形成方法。根据本发明的可变电阻存储器件包括：第一电极；第二电极，与第一电极间隔开；电阻可变层和金属绝缘体转变层，提供在第一电极与第二电极之间；以及热阻挡层，提供在（i）第一电极和金属绝缘体转变层之间，（...

一种半导体装置，包括：半导体芯片，在其一个表面上形成有断开熔丝；以及防迁移模块，防止发生其中熔丝的金属离子迁移到熔丝的断开区域的现象；每个防迁移模块包括：接地电极，形成在半导体芯片中以面对熔丝，接地电极和熔丝之间插设有第一绝缘构件；浮置...

本发明提供一种半导体装置，包括占空比校正块和延迟锁定环。占空比校正块通过校正内部时钟的占空比来产生占空校正时钟、当延迟锁定环被复位时调整占空校正时钟的上升沿的相位、以及当延迟锁定环被锁定时调整占空校正时钟的下降沿的相位。延迟锁定环接收外...

一种半导体装置包括：控制电压发生器，其根据温度区段信号而产生控制电压；以及温度电压输出块，其根据控制电压和温度区段信号而输出随温度而变化的温度电压。

本发明公开了一种操作半导体存储器件的方法，所述方法包括以下步骤：响应于读取请求对选中的存储器单元执行预读取和第一主读取，以及响应于再读取请求对选中的存储器单元执行第二主读取。

一种存储系统包括存储器件和存储器控制器。所述存储器件包括具有不同页尺寸的多个存储器裸片。所述存储器控制器基于从处理器接收的请求的重排序数目，来产生用于将所述多个存储器裸片激活的多个芯片选择信号。

一种半导体器件，包括：层叠在衬底上的至少一个第一导电层，所述衬底中限定了单元区和接触区；穿通所述第一导电层的至少一个第一狭缝；层叠在所述第一导电层上的第二导电层；第二狭缝，所述第二狭缝穿通所述第一导电层和所述第二导电层且与所述第一狭缝的...

本发明公开了一种半导体器件，所述半导体器件包括：第一导电层；至少一个第一缝隙，所述至少一个第一缝隙穿过第一导电层，并且被配置成以存储块为单位来划分第一导电层；第二导电层，所述第二导电层层叠在第一导电层上；以及第二缝隙，所述第二缝隙在与第...

本发明公开了一种阻变存储器件，所述阻变存储器件包括：多个存储器单元，每个存储器单元被配置成储存正常数据、与第一电阻状态相对应的第一参考数据以及与第二电阻状态相对应的第二参考数据；数据复制单元，被配置成暂时储存从选中的存储器单元读取的正常...

一种可变电阻存储器件包括：多个列选择开关；多个可变电阻存储器单元，所述多个可变电阻存储器单元被配置成层叠并且通过多个列选择开关来选择；以及位线，所述位线与多个可变电阻存储器单元连接。多个可变电阻存储器单元中的每个包括双向阈值开关OTS元...

本发明公开了一种半导体器件及其制造方法，所述半导体器件包括：导电层和层间绝缘层，所述导电层和所述层间绝缘层彼此交替地层叠；至少一个第一沟道层，所述至少一个第一沟道层穿通导电层和层间绝缘层；至少一个第二沟道层，所述至少一个第二沟道层与第一...

本发明提供了一种解串器。所述解串器包括数据对准器、选择信号发生器以及选择输出单元。数据对准器被配置成响应于相互具有不同相位的内部时钟信号而将数据对准以产生高对准数据和低对准数据。选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号...

本发明公开了一种半导体器件，所述半导体器件包括：管道栅；字线，所述字线层叠在管道栅上；第一沟道层，所述第一沟道层被配置成穿通字线；以及第二沟道层，所述第二沟道层被形成在管道栅中以将第一沟道层连接，并且具有比第一沟道层高的杂质浓度。