高电子迁移率晶体管及其形成方法技术

一种高电子迁移率晶体管（HEMT），包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上方，并且在组成上不同于第一III-V族化合物层。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上方。源极部件和漏极部件中的每一个都包括至少部分嵌入第二III-V族化合物层中的对应的金属间化合物。每个金属间化合物都不含Au但包含Al、Ti、或Cu。p型层设置在源极部件和漏极部件之间的第二III-V族化合物层的一部分上方。栅电极设置在p型层上方。耗尽区设置在载流子沟道中并位于栅电极下方。本发明专利技术还提供了高电子迁移率晶体管及其形成方法。

【技术实现步骤摘要】

本公开内容通常涉及半导体结构，更具体地来说，涉及高电子迁移率晶体管(HEMT)及用于形成高电子迁移率晶体管的方法。
技术介绍
在半导体技术中，由于III族-V族(或II1-V族)半导体化合物的特性，使用II1-V族半导体化合物形成各种集成电路器件，诸如:大功率场效应晶体管、高频晶体管、或者高电子迁移率晶体管(HEMT)。HEMT是包含具有不同能带隙的两种材料之间的结(S卩，异质结)而非掺杂区域作为沟道的场效应晶体管，通常对于金属氧化物半导体场效应晶体管(MOSFET)也是如此。与MOSFET相比，HEMT具有许多吸引人的性质，包括高电子迁移率和以高频率传输信号的能力等等。从应用的观点来看，增强型的(E型)HEMT具有许多优点。E型HEMT允许消除负极性电压源，并因而降低电路复杂度和成本。尽管具有上述吸引人的性质，但关于开发基于II1-V族半导体化合物的器件仍存在许多挑战。已经实施了各种针对这些II1-V族半导体化合物的结构和材料的技术来尝试和进一步改善晶体管器件性能。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种高电子迁移率晶体管(HEMT)，包括:第一 II1-V族化合物层；第二 II1-V族化合物层，设置在所述第一II1-V族化合物层上方并且在组成上不同于所述第一 II1-V族化合物层，其中载流子沟道位于所述第一 πι-v族化合物层和所述第二 πι-v族化合物层之间；源极部件和漏极部件，设置在所述第二 II1-V族化合物层上方，所述源极部件和所述漏极部件中的每一个都包括至少部分地嵌入所述第二 II1-V族化合物层中的对应的金属间化合物，其中每个金属间化合物都不含Au但包含Al、Ti或者Cu ；p型层，设置在所述源极部件和所述漏极部件之间的所述第二 II1-V族化合物层的一部分上方；栅电极，设置在所述P型层上方；以及耗尽区，设置在所述载流子沟道中并位于所述栅电极下方。在该HEMT中，每个金属间化合物都嵌入所述第二 II1-V族化合物层中和所述第一II1-V族化合物层的顶部。在该HEMT中，所述每个金属间化合物具有非平坦的顶面。在该HEMT中，所述每个金属间化合物被配置成与所述载流子沟道接触。在该HEMT中，所述P型层被配置成耗尽所述耗尽区内的所述载流子沟道。在该HEMT中，所述P型层被配置成提升所述第一 II1-V族化合物层和所述第二II1-V族化合物层的界面处的导带E。，从而到达高于所述第一 II1-V族化合物层和所述第二II1-V族化合物层的界面处的费米能级Ef的水平。在该HEMT中，所述P型层包括至少一种金属氧化物并且具有P型导电性。在该HEMT中，所述P型层包括以下金属或者其混合物的至少一种氧化物:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr。在该HEMT中，所述P型层包括多种掺杂剂，所述多种掺杂剂包括磷(P)、P2O5、砷(As)或者 Zn3As2。在该HEMT中，所述栅电极包括:钛(Ti)、氮化钛(TiN)、钨钛(TiW)、氮化钨钛(Ti.)、钨(W)或者氮化钨(WN)。该HEMT进一步包括:掺杂隔离区，其中，所述掺杂隔离区含氧或含氮。根据本专利技术的另一方面，提供了一种高电子迁移率晶体管(HEMT)，包括:氮化镓(GaN)层，设置在衬底上方；氮化铝(AlN)层，设置在所述GaN层上方；源极部件和漏极部件，空间隔开并设置在所述AlN层上方，所述源极部件和所述漏极部件中的每一个都包括对应的金属间化合物，其中每个金属间化合物都具有非平坦的顶面并且至少部分地嵌入所述AlN层中；p型层的一部分，设置在所述AlN层上方；以及栅电极，设置在所述P型层的一部分上方。在该HEMT中，每个金属间化合物都具有顶部宽度和底部宽度，所述顶部宽度大于所述底部宽度。在该HEMT中，所述每个金属间化合物都不含Au但包含Al、Ti或者Cu。在该HEMT中，载流子沟道位于所述GaN层和所述AlN层之间，所述载流子沟道包括所述栅电极下方的耗尽区。在该HEMT中，所述P型层包括至少一种金属氧化物并且具有P型导电性。在该HEMT中，所述P型层包括以下金属或者其混合物的至少一种氧化物:N1、Zn、Fe、Sn、Cu、Al、Ga、Sr。在该HEMT 中，所述 P 型层包括 Ni0x、Zn0x、Fe0x、Sn0x、CuA102、CuGa02 或者 SrCu202。在该HEMT中，所述P型层还包括多种掺杂剂，所述多种掺杂剂包括磷(P)、P2O5、砷(As)或者 Zn3As2。根据本专利技术的又一方面，提供了一种形成高电子迁移率晶体管(HEMT)的方法，所述方法包括:在第一 II1-V族化合物层上方外延生长第二 II1-V族化合物层，其中载流子沟道位于所述第一 II1-V族化合物层和所述第二 II1-V族化合物层之间；形成两个金属部件，所述两个金属部件空间隔开并且设置在所述第二 II1-V族化合物上方，其中，每个金属部件都不含Au但包含Al、Ti或者Cu ;对所述两个金属部件进行退火以形成对应的金属间化合物；在所述金属间化合物之间的所述第二 II1-V族化合物的一部分上方沉积P型层；在所述P型层的所述一部分上方形成栅电极。附图说明根据以下的详细描述和附图，可以理解本公开内容的各个方面。应该强调的是，根据工业中的标准实践，各个部件并没有按照比例绘制。实际上，为了讨论清楚，各个部件的尺寸可以任意增大或者减小。图1是根据本公开内容的一个或者多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构的横截面图。图2A示出沿着可比较的HEMT的能带隙的示图。图2B示出沿图1中示出的HEMT的能带隙的示图。图3是根据本公开内容的一个或者多个实施例的形成具有HEMT的半导体结构的方法的流程图。图4至11是根据图3的方法的一个或者多个实施例的处于各个制造阶段的具有HEMT的半导体结构的横截面图。图12至14是根据图3的方法的一个或者多个实施例的处于各个制造阶段的具有HEMT的半导体结构的横截面图。具体实施方式以下详细讨论了示例性实施例的制造和使用。然而，应该理解，本公开内容提供了许多能够在各种具体环境中实现的可应用的专利技术概念。所讨论的具体实施例仅仅是示例性的而并不限制本公开内容的范围。通过在芯片区域之间的划片槽在衬底上方标记多个半导体芯片区域。衬底经过清洗、分层、图案化、刻蚀和掺杂的多种步骤以形成集成电路。术语“衬底”此处通常指的是在其上形成各种层和器件结构的块状衬底。在一些实施例中，块状衬底包括硅或者化合物半导体，诸如GaAs、InP、Si/Ge或者SiC。这种层的实例包括:介电层、掺杂层、多晶硅层或者导电层。器件结构的实例包括:晶体管、电阻器和/或电容器，器件结构可以通过互连层互连到其他集成电路。图1是根据本公开内容的一个或者多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构100的横截面图。参考图1，示出了具有HEMT的半导体结构100。半导体结构100包括衬底102。在本实例中，衬底102包括硅衬底。在一些实施例中，衬底102包括碳化硅(SiC)衬底或者蓝宝石衬底。半导体结构100还包括异质结，形成在两种不同的半导体材料层(例如，具有不同能带隙的材料层)之间。例如，半导体结构100包括非掺杂窄能带隙的本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管（HEMT），包括：第一III?V族化合物层；第二III?V族化合物层，设置在所述第一III?V族化合物层上方并且在组成上不同于所述第一III?V族化合物层，其中载流子沟道位于所述第一III?V族化合物层和所述第二III?V族化合物层之间；源极部件和漏极部件，设置在所述第二III?V族化合物层上方，所述源极部件和所述漏极部件中的每一个都包括至少部分地嵌入所述第二III?V族化合物层中的对应的金属间化合物，其中每个金属间化合物都不含Au但包含Al、Ti或者Cu；p型层，设置在所述源极部件和所述漏极部件之间的所述第二III?V族化合物层的一部分上方；栅电极，设置在所述p型层上方；以及耗尽区，设置在所述载流子沟道中并位于所述栅电极下方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许竣为，余俊磊，姚福伟，游承儒，陈柏智，黄敬源，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：