电子元件封装结构制造技术

本发明专利技术公开一种电子元件封装结构，其包括半导体元件、第一保护层、第一导体焊垫、第二导体焊垫、至少一导通结构以及第二保护层。半导体元件包括半导体基极、射极、集极以及栅极。射极与栅极位于半导体基极的第一表面上，集极位于半导体基极的第二表面上。第一保护层位于栅极周围的半导体基极的第一表面上。第一导体焊垫位于第一保护层上。第二导体焊垫位于半导体基极的第二表面上的集极上方。上述导通结构贯穿第一保护层、半导体基极的第一表面与第二表面以及集极，电连接第一导体焊垫与第二导体焊垫。第二保护层位于导通结构与半导体基极之间。

【技术实现步骤摘要】

本专利技术涉及一种集成电路，且特别是涉及一种电子元件封装结构。
技术介绍
传统的功率元件是采上下电极结构分别设置在芯片的两个表面上。由于功率芯片的耗能极高，尤其是应用于电动车的功率芯片，多在千瓦等级以上，所以散热是一大挑战。现在使用的功率模块还是属传统的功率元件是采上下电极的结构，这样的结构在封装上同时要使用打线及焊接方式完成模块封装，其制作工艺步骤较为复杂且其封装设备成本又相当高
技术实现思路
本专利技术的目的在于提供一种电子元件封装结构可以利用简单的方式完成封装，且具有较多的散热面积，以提升散热效能，增加可靠度。为达上述目的，本专利技术提出一种电子元件封装结构，包括半导体元件、第一保护层、第一导体焊垫、第二导体焊垫以及至少一导通结构。半导体元件包括半导体基极、第一导电型基体区、第二导电型掺杂区、第一介电、第二介电层、射极、集极以及栅极。半导体基极具有第一表面与第二表面，第一表面与第二表面相对。集极位于半导体基极的第二表面上。第一导电型基体区位于半导体基极的第一表面上。第二导电型掺杂区位于第一导电型基体区中。栅极位于半导体基极的第一表面上，覆盖部分所述第一导电型基体区与部分所述第二导电型掺杂区，且栅极以第一介电层与半导体基极的第一表面、第一导电型基体区与第二导电型掺杂区相隔绝。第二介电层覆盖栅极，第二介电层中具有开口，且开口贯穿第二导电型掺杂区，而延伸至开口的底部裸露出第一导电型基体区。射极位于半导体基极的第二介电层上，并且填充于开口中，电连接第二导电型掺杂区与第一导电型基体区。第一保护层位于栅极周围的半导体基极的第一表面上。第一导体焊垫位于第一保护层上。第二导体焊垫位于半导体基极的第二表面上的集极上方。上述导通结构贯穿第一保护层、导体基极的第一表面与第二表面以及集极。导通结构包括导体柱与第二保护层。导体柱电连接第一导体焊垫与第二导体焊垫。第二保护层位于导体柱与半导体基极之间。依据本专利技术一实施例所述，其特征在于还包括第一凸块与第二凸块。第一凸块与所述第一导体焊垫电连接。第二凸块与所述射极电连接。依据本专利技术一实施例所述，其特征在于所述第一导体焊垫包括凸块下金属层。依据本专利技术一实施例所述，其特征在于所述第一导体焊垫的材料包括镍或金，或其合金。依据本专利技术一实施例所述，其特征在于所述第二导体焊垫的材料包括金属或是金属合金。依据本专利技术一实施例所述，其中所述第二导体焊垫的材料包括铜或是铝，或其合金。依据本专利技术一实施例所述，特征在于还包括第一导体焊线与第二导体焊线。第一导体焊线与所述第一导体焊垫电连接。第二导体焊线，与所述射极电连接。依据本专利技术一实施例所述，其特征在于所述导体柱的材料包括金属或是金属合金。依据本专利技术一实施例所述，其特征在于所述导体柱的材料包括铜、钨或铝，或其合金。依据本专利技术一实施例所述，其特征在于所述第一保护层的材料包括二氧化硅、氮化硅或氮化铝。依据本专利技术一实施例所述，其特征在于所述第二保护层的材料包括二氧化硅、氮化硅或氮化铝。 依据本专利技术一实施例所述，其特征在于所述第一导电型基体区包括P型基体区且所述第二导电型掺杂区包括N型掺杂区，或所述第一导电型基体区包括N型基体区且所述第二导电型掺杂区包括P型掺杂区。本专利技术又提出一种电子元件封装结构，包括半导体元件、保护层与导体焊垫。半导体元件包括半导体基极、第一导电型基体区、第二导电型掺杂区、第一介电、第二介电层、射极、集极以及栅极。半导体基极的第一表面上包括第一区、第二区与第三区，第三区位于第一区与第二区之间。集极位于半导体基极的第二区上。第一导电型基体区位于半导体基极的第一表面上。第二导电型掺杂区位于第一导电型基体区中。栅极位于半导体基极的第一区上方，覆盖部分所述第一导电型基体区与部分所述第二导电型掺杂区。栅极以第一介电层与半导体基极的第一表面、第一导电型基体区与第二导电型掺杂区相隔绝。第二介电层覆盖栅极，第二介电层中具有开口，且开口贯穿第二导电型掺杂区，而延伸至开口的底部裸露出第一导电型基体区。射极位于半导体基极的第二介电层上，并且填充于开口中，电连接第二导电型掺杂区与第一导电型基体区。保护层位于第三区上。导体焊垫位于集极上。依据本专利技术一实施例所述，其特征在于还包括第一凸块与第二凸块。第一凸块与所述导体焊垫电连接。第二凸块与所述射极电连接。依据本专利技术一实施例所述，其特征在于所述导体焊垫包括凸块下金属层。依据本专利技术一实施例所述，其特征在于所述导体焊垫的材料包括镍或金，或其合金。依据本专利技术一实施例所述，特征在于还包括第一导体焊线与第二导体焊线。第一导体焊线与所述导体焊垫电连接。第二导体焊线与所述射极电连接。依据本专利技术一实施例所述，其特征在于所述保护层的材料包括二氧化硅、氮化硅或氮化招。依据本专利技术一实施例所述，其特征在于所述保护层的材料与所述第一介电层的材料相同。依据本专利技术一实施例所述，其特征在于所述保护层的材料与所述第一介电层的材料相异。依据本专利技术一实施例所述，其特征在于所述第一导电型基体区包括P型基体区且所述第二导电型掺杂区包括N型掺杂区，或所述第一导电型基体区包括N型基体区且所述第二导电型掺杂区包括P型掺杂区。基于上述，本专利技术的电子元件封装结构可以利用打线或是焊接方式完成封装，且具有较多的散热面积，以提升散热效能，増加可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图I是本专利技术第一实施例所绘示的一种电子元件封装结构的剖面示意图。图2是本专利技术第二实施例所绘示的一种电子元件封装结构的剖面示意图。图3是本专利技术第三实施例所绘示的一种电子元件封装结构的剖面示意图。 图4是本专利技术第四实施例所绘示的一种电子元件封装结构的剖面示意图。主要元件符号说明10a、10b、110a、I IOb :电子元件封装结构12、112:半导体基极12a :第一表面12b :第二表面14、114:半导体元件16 :第一保护层17 :第二保护层18 :第一导体焊垫19 :导通孔20 :第二导体焊垫21 :导体柱22 :导通结构24、124:第一凸块26、126:第二凸块28、128:射极30、130:集极32、132:栅极32、132:第一介电层34、134:第二介电层38、138:开ロ40、140 :第一导电型基体区42、142 :第二导电型掺杂区44、144 :第一导体焊线46、146 :第二导体焊线50、170:散热片60、160:导热胶100 :衬底100a、112a:表面116:保护层118:导体焊垫150 :第一区152 :第二区154 :第三区具体实施例方式图I是依照本专利技术第一实施例所绘示的一种电子元件封装结构的剖面示意图。请參照图1，电子元件封装结构IOa包括半导体元件14、第一保护层16、第一导体焊垫18、第二导体焊垫20、至少ー导通结构22、第一凸块24与第二凸块26。半导体元件14包括半导体基极12、射极28、集极30以及栅极32。半导体基极 (base) 12具有第一表面12a与第二表面12b,第一表面12a与第二表面12b相对。半导体基极12的材料可以是IV族元素、IV-IV族半导体化合物或III-V族半导体化合物。半导体基极12的材料例如是硅、GaN或SiC。半导体基极12例如是具有第二导电型掺杂的外延娃本文档来自技高网...

【技术保护点】
一种电子元件封装结构，包括：半导体元件，包括：半导体基极具有第一表面与第二表面，所述第一表面与所述第二表面相对；集极位于所述半导体基极的所述第二表面上；第一导电型基体区位于所述半导体基极的所述第一表面中；第二导电型掺杂区位于所述第一导电型基体区中；栅极位于所述半导体基极的所述第一表面上，覆盖部分所述第一导电型基体区与部分所述第二导电型掺杂区，且所述栅极以第一介电层与所述半导体基极的所述第一表面、所述第一导电型基体区与所述第二导电型掺杂区相隔绝；第二介电层覆盖所述栅极，所述第二介电层中具有一开口，且所述开口贯穿所述第二导电型掺杂区，而延伸至所述开口的底部以裸露出所述第一导电型基体区；以及射极位于所述半导体基极的所述第二介电层上，并且填充于所述开口中，电连接所述第二导电型掺杂区与所述第一导电型基体区；第一保护层，位于所述栅极周围的所述半导体基极的所述第一表面上，且与所述第一介电层连接；第一导体焊垫位于所述第一保护层上；第二导体焊垫位于所述半导体基极的所述第二表面上方的所述集极上；以及至少一导通结构，贯穿所述第一保护层、所述半导体基极的所述第一表面、所述第二表面以及所述集极，且电连接所述第一导体焊垫与所述第二导体焊垫，所述导通结构包括：导体柱位于所述半导体基极之中；以及第二保护层位于所述导体柱与所述半导体基极之间。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谭瑞敏，戴明吉，刘汉诚，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：