根据示例性的实施例，一种晶片级封装包括这样的器件晶片，所述器件晶片包括至少一个器件晶片接触衬垫和器件，并且其中所述至少一个器件晶片接触衬垫被电连接到所述器件。所述晶片级封装包括位于所述器件晶片之上的第一聚合物层。所述晶片级封装包括位于所述第一聚合物层之上并具有第一端子和第二端子的至少一个无源元件。所述至少一个无源元件的第一端子被电连接到所述至少一个器件晶片接触衬垫。所述晶片级封装包括位于所述至少一个无源元件之上的第二聚合物层。所述晶片级封装包括位于所述第二聚合物层之上并被电连接到所述至少一个无源元件的所述第二端子的至少一个聚合物层接触衬垫。
【技术实现步骤摘要】
本专利技术通常涉及半导体的领域，更具体而言，本专利技术在晶片级封装的领域中。
技术介绍
电子器件例如移动电话和个人数字助理(PDA)的尺寸和价格持续减少而功能度持续增加。结果，这些电子器件需要更小、更低成本的元件，例如集成电路(IC)和微机电系统(MEMS)器件。但是，封装通常耗费IC和MEMS器件的约40. 0%到约90. 0%之间的总制造成本。结果，出现了晶片级封装作为提供同样具有减小的足印(footprint)的低成本IC 和MEMS器件封装的挑战的主要解决方案。在晶片级封装方法中，可以使用聚合物材料的层将帽晶片接合到包括IC或者 MEMS器件的器件晶片以降低成本。然而，大多数基于聚合物的晶片级封装不提供在某些应用中需要的密闭密封。为了获得密闭密封，可以使用薄金属层例如金、基于金的合金、铜、基于铜的合金或者焊料形成接合层将帽晶片接合到器件晶片。然而，使用金属接合层不希望地增加了制造成本。另外，在晶片级封装中通常需要用于匹配IC和MEMS器件例如射频(RF) IC和RF MEMS器件的无源元件例如电感器、电阻器和电容器。在一种常规封装方法中，将无源元件构建在多层印刷电路板(PCB)基底中并使用晶片级封装封装，这需要另一封装级的额外的成本以获得独立的器件。在另一常规封装方法中，将无源元件构建在PCB的表面，这不希望地消耗额外的封装空间。因此，在本
中需要一种包括在器件晶片上的器件的低成本、密闭地密封的晶片级封装，其中器件可以被耦合到器件晶片外的无源元件而不会不希望地增加封装足印。
技术实现思路
本专利技术旨在一种包括与无源元件集成的器件晶片的晶片级封装。本专利技术处理并解决了在本
中对于包括在器件晶片上的器件的低成本、密闭地密封的晶片级封装的需要，其中所述器件可以被耦合到所述器件晶片外的无源元件而不会不希望地增加封装足印。根据示例性的实施例，一种晶片级封装包括器件晶片，其中所述器件晶片包括至少一个器件晶片接触衬垫和至少一个器件，以及其中所述至少一个器件晶片接触衬垫被电连接到所述至少一个器件。所述晶片级封装还包括位于所述器件晶片之上的第一聚合物层。所述第一聚合物层可以包括开口，例如其中所述开口形成用于所述至少一个器件的腔。所述晶片级封装还包括位于所述第一聚合物层之上的至少一个无源元件，其中所述至少一个无源元件具有第一端子和第二端子。所述至少一个无源元件的所述第一端子被电连接到所述至少一个器件晶片接触衬垫。所述晶片级封装还包括位于所述第一聚合物层中的第一导电过孔，其中所述第一导电过孔将所述至少一个无源元件的所述第一端子电连接到所述至少一个器件晶片接触衬垫。所述晶片级封装还包括位于所述至少一个无源元件之上的第二聚合物层。根据该示例性的实施例，所述晶片级封装还包括位于所述第二聚合物层之上的至少一个聚合物层接触衬垫，其中所述至少一个聚合物接触衬垫被电连接到所述至少一个无源元件的所述第二端子。所述晶片级封装还包括位于所述第二聚合物层中的第二导电过孔，其中所述第二导电过孔被电连接到所述至少一个无源元件的所述第二端子。所述晶片级封装包括焊料凸起，其中所述焊料凸起位于所述至少一个聚合物接触衬垫上。例如，所述晶片级封装还包括位于所述第一聚合物层和所述第二聚合物层中的金属密封环。所述器件晶片可以包括金属器件晶片环，其中所述金属器件晶片环围绕所述器件并且可以被连接到所述金属密封环。所述晶片级封装还包括位于所述第二聚合物层之上的钝化层，其中所述钝化层和所述金属密封环提供用于所述晶片级封装的密闭密封。根据一个实施例，本专利技术为用于制造上述晶片级封装的方法。在阅读下面详细的说明和附图之后， 本专利技术的其它特征和优点将对于本领域的普通技术人员变得更显而易见。附图说明图1示出了示例了实施本专利技术的实施例所采取的步骤的流程图；图2A示例了对应图1中的流程图中的初始步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分；图2B示例了对应图1中的流程图中的中间步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分；图2C示例了对应图1中的流程图中的中间步骤的截面图，其包括根据本专利技术实施例处理的晶片的一部分；图2D示例了对应图1中的流程图中的中间步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分；图2E示例了对应图1中的流程图中的中间步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分；图2F示例了对应图1中的流程图中的最终步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分；以及图2G示例了对应图1中的流程图中的最终步骤的截面图，其包括根据本专利技术的实施例处理的晶片的一部分。具体实施例方式本专利技术旨在一种包括与无源元件集成的器件晶片的晶片级封装。下列说明包含与实施本专利技术有关的具体信息。本领域的技术人员将认识到本专利技术可以以不同于在本申请中所具体讨论的方式来实施。而且，没有讨论本专利技术的一些具体细节以便不模糊本专利技术。在本专利技术中未被描述的具体细节在本领域的普通技术人员的知识范围内。本申请中的附图和所附的详细的说明仅仅针对本专利技术的示例性的实施例。为了维持简明，使用本专利技术的原理的本专利技术的其它实施例在本申请中没有被详细描述，也没有通过本专利技术的附图具体说明。本专利技术提供一种有效地集成无源元件和器件晶片的晶片级封装而不会不希望地增加封装足印。本专利技术的晶片级封装包括在器件晶片之上形成的聚合物层之间的无源元件，这将在以下详细讨论。虽然在此描述了具有仅仅两个聚合物层和两个无源元件的晶片级封装以示例本专利技术，但是可以应用本专利技术的创新的方法以提供具有位于器件晶片之上的多于两个聚合物层和无源元件的晶片级封装。图1示出了示例了根据本专利技术的实施例的示例性方法的流程图。从流程图100省略了对于本领域技术人员显而易见的某些细节和特征。例如，如本领域所公知的，一个步骤可以由一个或多个步骤组成或者可以涉及特定的设备或材料。在流程图100中示出的步骤 170至182足以描述本专利技术的一个实施例；本专利技术的其它实施例可以利用与在流程图100 中所示的那些步骤不同的步骤。此外，从图2A到2G中的结构270到282分别地示例了执行流程图100的步骤170 到182的结果。例如，结构270示出了在处理步骤170之后的半导体结构，结构272示出了在处理步骤172之后的结构270，结构274示出了在处理步骤174之后的结构272，等等。现在参考图1中的步骤170和图2A中的结构270，在流程图100的步骤170处，在处理晶片(handle wafer) 204上形成牺牲涂层202，在牺牲涂层202上形成金属种子层206， 在金属种子层206上形成聚合物层208。利用处理晶片204作为在其上制造本专利技术的晶片级封装的一部分的平台。处理晶片204可以包括硅或玻璃并且在随后的工艺步骤中被去除。牺牲涂层202位于处理晶片上并且包括可以通过施加热来分解的聚合物。在其它的实施例中，牺牲涂层202可以包括可以通过紫外(UV)光分解的聚合物或者可以在化学溶液中溶解的聚合物。在一个实施例中，牺牲涂层可以包括可以用光致抗蚀剂剥离物(stripper) 去除的光致抗蚀剂。作为实例，牺牲涂层202可以具有约2. 0微米与约50. 0微米之间的厚度。可以通过使用旋涂方法或其它适宜的方法在处理晶片204上形成牺牲本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：Q·甘，R·沃伦，A·洛比安科，S·梁，
申请(专利权)人：斯盖沃克斯瑟路申斯公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。