分立半导体器件和形成密封沟槽结终端的方法技术

一种分立半导体器件具有基板，其具有第一导电类型的半导体材料。第一半导体层在该基板上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上。该第二半导体层具有第二导电类型的半导体材料。沟槽穿过该第二半导体层形成且延伸到该第二半导体层中。沟槽具有圆形或多边形形状以及垂直侧壁。沟槽衬有绝缘层且填充有绝缘材料。该第一和第二半导体层之间的边界形成ｐ－ｎ结。该沟槽环绕该ｐ－ｎ结以终止在该第二半导体层上强加的电压的电场。该分立半导体器件还可以是晶体管、晶闸管、三端双向可控硅开关元件或瞬时电压抑制器。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体器件，且更具体而言涉及一种具有用于提供改善电特性的密封沟槽结终端的分立半导体器件。
技术介绍
半导体器件存在于娱乐、通信、网络、计算机和家居市场的领域中的很多产品中。 半导体器件还存在于军事、航空、汽车、工业控制器和办公设备中。半导体器件执行针对每个这些应用所需的各种电功能。半导体器件的制造涉及具有多个管芯的晶片的形成。每个半导体管芯包含数以百计或数以千计的执行各种电功能的晶体管以及其他有源和无源器件。对于给定晶片，来自晶片的每个管芯典型地执行相同的电功能。前端制造一般指的是在晶片上形成半导体器件。完成的晶片具有包含晶体管以及其他有源和无源部件的有源侧。有源和无源器件也可以在晶片的背面形成。后端制造指的是将完成的晶片切割或分割成各个管芯且然后封装管芯以用于结构支撑和环境隔离。半导体器件具有各种封装类型且执行特定功能。一些常见类型的半导体器件是集成电路(IC)和诸如晶体管、二极管、整流器、瞬时电压抑制器、硅控整流器(SCR)以及晶闸管的分立器件。分立半导体器件执行诸如信号整流和功率传输的特定功能。例如，晶闸管是具有4层交替的η型和ρ型半导体材料(即，ρ-η-ρ-η或η-ρ-η-ρ)的固态分立半导体器件。晶闸管操作为开关，在栅极接收电流脉冲时导通，且在正向偏置时持续导通。IC包含数以百计或数以千计的为执行更复杂的模拟和数字功能所需的晶体管和其他半导体部件。诸如二极管、SCR和晶闸管的很多分立半导体器件通过平面工艺或台面工艺制造。 图1说明包含ρ-η结的常规二极管10 (例如，整流器、小信号或齐纳管)的剖面图。二极管 10使用平面工艺制备。η+基板12示为具有在基板12上形成的η-外延(印i)层14。基板 12为器件提供结构支撑。P+区域16在外延层14中形成。平面工艺将使得在器件上形成表面二氧化硅(Si02)层。ρ-η结在η-外延层16和ρ+区域16之间形成。基板12、外延层 14和区域16可以使用相反的导电类型来形成，即使用ρ+基板、ρ-外延层和η+阱形成。图2示出使用平面工艺制备的常规晶体管20。η+基板22示为具有在基板22上形成的η-外延层Μ。基板22为器件提供结构支撑。？阱沈在外延层对中形成。η+区域观在？阱沈中形成。平面工艺将使得在器件上形成表面Si02层。n-p-n晶体管在η-外延层24、ρ阱沈和η+区域28之间形成。基板22、外延层24、阱沈和区域28可以使用相反的导电类型来形成，即使用P+基板、P"外延层、η阱和ρ+区域形成。图3示出使用台面工艺制备的包含ρ-η结的常规二极管40。η+基板42示为具有基板42上形成的η-外延层44。基板42为器件提供结构支撑。ρ+层46在外延层44上形成。轮廓48在外延层44和层46中形成以在轮廓之间构建台面。ρ-η结在η-外延层44和 P+层46之间形成。基板42、外延层44和层46可以使用相反的导电类型来形成，即使用ρ+ 基板、P-外延层和η+层形成。平面和台面工艺对制造工艺和设计标准强加了可能影响器件的电参数的某些限制。重要的考虑是高电压下p-n结的行为。因为结在器件表面终止，高电压产生电场弥散。 因此，硅p-n结通常在器件的表面击穿。弥散电场减小器件击穿电压。为进行补偿，通常使用保护环或场板来扩展弥散电场。取决于特定制造步骤，平面工艺可能具有劣化反向击穿电压且增加p-n结漏电流的表面态限制。表面态限制进一步约束即使其他设计参数适当也可能获得的击穿电压水平。平面工艺典型地需要深结来减小扩散结的曲率半径。然而，深结具有增加P-n结的侧壁电容的不利影响且增加制造成本。在台面制造工艺中，光刻和蚀刻用于限定P-n结。再则，重要的考虑是高电压下 P-n结的行为。如图3所示，对台面形状造型可以改善击穿电压，但是增加制造工艺的复杂度和成本。为形成轮廓和台面而去除硅使得晶片处理成问题且导致晶片破损和成品率损失。平面和台面工艺使用不同类型的钝化膜来帮助维持稳定的反向击穿电压。例如， 高温氧化可以用于钝化p-n结，接着是附加薄钝化层以获得稳定的结。在适配各种钝化膜时，膜内的表面态和电荷必须被密切地监控以防止不希望的特性。附加钝化层要求更多的处理，这些处理进一步导致可能劣化电参数的晶片破损和污染。钝化膜还给制造工艺增加成本、复杂度以及变化，这可能劣化膜特性以及P-n结。晶片破损的可能性限制了大直径晶片的使用，这增加了制造成本。另一缺点是当半导体在诸如150°C至175°C的提升温度下承受高温反向偏置 (HTRB)时相对差的电学稳定性。尽管表面钝化膜可以在较低操作条件下提供满意的结果， 但是尤其对于军事和空间应用，长期高温稳定性优选作为半导体器件的稳定性的度量。在IC的制造中，隔离扩散工艺常用于制备模拟和数字电路。隔离扩散工艺使用光刻和蚀刻来限定隔离表面区域。光刻工艺的分辨率限定了隔离图案的宽度。隔离扩散工艺强加了影响电参数和管芯大小的某些设计限制，包括必须缩放适应所需电压的隔离图案的宽度、外延的厚度以及电阻率。一般而言，电压越高，电阻率越高且外延层越厚。隔离扩散工艺可能导致从管芯表面处的限定掩模图案的所有边缘的横向结扩展，这强加了结处的容量空间问题。当扩散向下驱动至基板时，扩展横向地延伸，这要求相当数量的硅来隔离每个有源器件区域。取决于特定制造步骤，隔离扩散工艺可能具有劣化反向击穿电压且增加p-n结漏电流的表面态限制。表面态限制进一步约束即使其他设计参数适当也可能获得的击穿电压水平。因此，高电压工艺典型地需要深结来减小扩散结的曲率半径。然而，深结具有增加 P-n结的侧壁电容的不利影响以及增加制造成本。
技术实现思路
在一个实施例中，本专利技术是一种分立半导体器件，该分立半导体器件包含包括第一导电类型的半导体材料的基板。第一半导体层在基板上形上形成。该第一半导体层具有第一导电类型的半导体材料。第二半导体层在第一半导体层上形成。该第二半导体层具有与第一导电类型半导体材料相反的第二导电类型的半导体材料。沟槽穿过第二半导体层形成，其延伸到第二半导体层中。沟槽衬有绝缘层且填充有绝缘材料。在另一实施例中，本专利技术是一种制备分立半导体器件的方法，该方法包含提供包括第一导电类型的半导体材料的基板以及在基板上形成第一半导体层的步骤。该第一半导体层具有第一导电类型的半导体材料。该方法还包括在第一半导体层上形成第二半导体层的步骤。该第二半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。该方法还包括形成穿过第二半导体层、延伸到第二半导体层中的沟槽以及在沟槽中沉积绝缘材料的步骤。在另一实施例中，本专利技术是一种制备分立半导体器件的方法，该方法包含提供包括第一导电类型的半导体材料的基板以及在基板的第一表面上形成第一半导体层。该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。该方法还包括形成穿过第一半导体层、延伸到基板中的沟槽以及在第一沟槽中沉积绝缘材料的步马聚ο在另一实施例中，本专利技术是一种分立半导体器件，该分立半导体器件包含包括第一导电类型的半导体材料的基板。第一半导体层在基板的第一表面上形成。该第一半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料。形成穿过第一半导体层、延伸到基板中的第一沟槽。第一沟槽被填充有本文档来自技高网...

【技术保护点】
１．　一种分立半导体器件，包含：包括第一导电类型的半导体材料的基板；在该基板上形成的第一半导体层，该第一半导体层具有第一导电类型的半导体材料；在该第一半导体层上形成的第二半导体层，该第二半导体层具有与第一导电类型的半导体材料相反的第二导电类型的半导体材料；以及穿过该第二半导体层形成且延伸到该第二半导体层中的沟槽，该沟槽衬有绝缘层且填充有绝缘材料。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·R·鲍曼，
申请(专利权)人：特里昂科技公司，
类型：发明
国别省市：US