测试电路及其测试方法技术

一种测试电路，其特征在于，所述测试电路包括：　　　　由至少两个开关串联组成的串路；　　　　由至少两组所述串路并联组成的并路；　　　　与所述并路并联的测试模块；　　　　一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间的待测电子元件。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及通信领域的测试技术，特别涉及一种测试电路及其基于该测试电路的测试方法。
技术介绍
目前，为了掌握电子设备的内部工作状态，通常需要对其内部电路的某些电子元件进行测试。例如对通信设备的背板进行测试，通常采用专用的背板测试设备，因为通信设备上的背板具有连接的网络数目多，需要测试的电子元件数量多等特点，所以通常需要通过多个测试通道对内部的电子元件进行测试。专用的背板测试设备一般需要通过大规模的切换阵列来实现对多个测试通道进行切换选取。在现有的专用背板测试设备中，一般采用多个并列的触点继电器来制作切换阵列，任意两个触点继电器就可以组成一个测试通道。参照图1，是在目前专用的背板测试设备中，采用触点继电器制作切换阵列的电路图，切换阵列1中包含有多个并列的触点继电器r1、r2、r3......rn，每个触点继电器的断开和闭合工作状态均由译码控制电路进行控制，译码控制电路由CPU进行集中控制；每个触点继电器的一端连接至背板上的待测电子元件，另一端连接至测试模块。如当切换阵列1中的两个触点继电器r1、r2的一端分别连接到一个待测电阻3的两端时，通过译码控制电路的控制，使输入到该两个触点继电器r1、r2的控制信号为高电平，则该两个触点继电器r1、r2可进入到闭合工作状态；则两端分别连接到该两个触点继电器r1、r2另一端的测试模块则可以通过该形成的串联回路测试出待测电阻3的电阻值。但是测试出的实际电阻值为待测电阻3的真实阻值加上两个触点继电器r1、r2本身内阻之和，然后测试模块将测试出的实际电阻值上传给CPU进行处理。尽管在某些待测电子元件阻值比较大的情况下，触点继电器2本身内阻可以忽略不计，但是在待测电子元件阻值不是很大的情况下，则可能会造成测量结果不精确。此外，在一般情况下，背板上都有几万个需要测试的电子元件，则也相应需要有几万个测试通道，这样就需要用几万个触点继电器进行组合来制作切换阵列1。每个触点继电器的体积很大且成本较高，从而把由多个触点继电器r1、r2、r3......rn组合成的切换阵列1应用到专用的背板测试设备中，作为多个测试通道进行切换选择的装置，则会造成专用的背板测试设备体积大、造价成本高等缺点。
技术实现思路
本专利技术提出一种，以解决现有技术中存在的测试不精确且测试电路成本高的问题。为此，本专利技术提出一种测试电路，所述测试电路组成如下由至少两个开关串联组成的串路；由至少两组所述串路并联组成的并路；与所述并路并联的测试模块；一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间的待测电子元件。其中每组所述串路中串联的每个开关都接至译码控制电路，由译码控制电路控制每个开关的闭合和断开工作状态。同时根据上述测试电路，本专利技术还提出一种测试方法，将待测电子元件一端接至一组所述串路的任意两个开关之间的A点，同时将另一端接至另一组所述串路的任意两个开关之间的B点；将测试模块一端接至所述并路的一侧C点，同时将另一端接至所述并路的另一侧D点，所述测试方法包括如下步骤 (1)将AC段和AD段之间的开关闭合，同时将BC段和BD段之间的开关断开，由测试模块进行测试得到测试值S1；(2)将AC段和AD段之间的开关断开，同时将BC段和BD段之间的开关闭合，由测试模块进行测试得到测试值S2；(3)将AC段和BD段之间的开关闭合，同时将BC段和AD段之间的开关断开，由测试模块进行测试得到测试值S3；(4)将AC段和BD段之间的开关断开，同时将BC段和AD段之间的开关闭合，由测试模块进行测试得到测试值S4；(5)根据所述的测试值S1、S2、S3、S4，得到待测电子元件的测试结果。所述步骤(5)中待测电子元件的测试结果由如下公式得到测试结果＝(S4+S3-S2-S1)/2。其中各个开关段中的每个开关的闭合及断开工作状态均由译码控制电路进行输入控制。本专利技术的有益效果由于本专利技术的测试电路采用开关组合制作切换阵列，从而使得采用本专利技术测试电路制作的测试设备具有体积小、造价成本低等优点。同时由于采用本专利技术提出的测试方法，可以不用考虑开关内阻对测试结果的影响，从而提高了测试结果的精确度。附图说明图1是现有技术中采用多个触点继电器制作一个切换阵列的电路图；图2是本专利技术测试电路采用两个开关串联组成串路后，形成一个切换阵列的电路图；图3是图2电路的简化电路图；图4是本专利技术测试电路采用三个开关串联组成串路后，形成一个切换阵列的电路图；图5是图4电路的简化电路图； 图6是本专利技术测试电路采用多个图3电路串联，以用于多个测试模块同时进行测试的简化电路图。具体实施例方式参照图2，是本专利技术测试电路采用两个开关串联组成串路后，形成一个切换阵列的电路图。首先由至少两个开关串联组成串路；如分别由开关K1、K2组成一组串路，开关K3、K4组成一组串路、开关K5、K6组成一组串路、开关K7、K8组成一组串路，接下去还可以有这样的多组串路，这里只以该四组串路为例说明。然后由至少两组所述串路并联组成并路，如将上述的多组这样的串路并联形成一个并路。使测试模块与所述并路进行并联，即将测试模块一端接上述并路的一侧，另一端接上述并路的另一侧，即将测试模块并联在该并路的两侧，使测试模块与该并路也形成并联关系。将待测电子元件一端接至一组所述串路的任意两个所述开关之间，另一端接至另一组所述串路的任意两个所述开关之间，如将待测电阻R一端接至由开关K1、K2组成串路的开关K1、K2之间，将待测电阻R另一端接至由开关K3、K4组成串路的开关K3、K4之间，其他待测电子元件与上述并路的连接关系，与上述待测电阻R与上述并路的连接关系相同，这里不再赘述。通过上述的连接关系，可以形成采用两个开关串联组成串路的切换阵列的电路图。该形成的切换阵列中的所有开关都接至译码控制电路，由译码控制电路对每一开关进行输入控制，如译码控制电路控制某个开关的输入端输入电平为高，可以使其控制的开关闭合，当该输入端输入电平为低，可以使其控制的开关断开。译码控制电路的各个输入端输入电平高低的选择由预先进行单片机编程设定，并由CPU统一控制。参照图3，是图2切换阵列中连接有待测电阻R的两组串路组成的简化切换阵列图。开关K1、K2组成的串路和开关K3、K4组成的串路并联，待测电阻R一端接至开关K1、K2之间，另一端接至开关K3、K4之间，测试模块与上述开关K1、K2、K3、K4组成的并路再次进行并联，用于测试待测电阻R的阻值；其中上述开关K1、K2、K3、K4的闭合及断开工作状态均由译码控制电路进行输入控制。其实上述开关K1、K2、K3、K4和待测电阻R所组成的电路即为桥式电路，由开关K1、K2、K3、K4不同的工作状态进行组合来测试待测电阻R的阻值。参照图4，是本专利技术测试电路采用三个开关串联组成串路后，形成一个切换阵列的电路图；这里每组串路均由3个开关进行串联组成，然后将多组由3个开关进行串联组成的串路进行一一并联制作一个切换阵列，该切换阵列的其他连接原理同图2中采用两个开关串联组成串路后，形成一个切换阵列的原理相同，这里不在赘述。参照图5，是图4切换阵列中连接有待测电阻R的两组串路组成的简化切换阵列图。开关K1、K2、K3组成的串路和开关K7、K8、K9组成的串路并联，待测电本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：李大军，陈进文，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：