电源装置以及测试装置制造方法及图纸

本发明专利技术是有关于一种电源装置，其包括：连接电阻，其使电子装置的电源电流供给至电子装置；低通滤波器，其使电流输出部的输出电压通过；并列负载部，其在接收电流减少信号时消耗该输出电流的一部份中的部份电流，在接收电流增加信号时停止接收上述的部份电流；偏移加算部，其使偏移电压已相加至该低通滤波器的输出电压后的电压输出；以及差值检出部，在该连接电阻的装置侧端部的电位较由该偏移加算部的输出电压减掉基准电位差后所得的基准电压还小时，使该电流增加信号供给至该并列负载部，该装置侧端部的电位成为较基准电压还大时，使该电流减少信号供给至该并列负载部。该偏移加算部对应于该低通滤波器的输出电压的变化而在第１基准电位差变化时调整该偏移电压。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种电源装置以及测试装置，特别是涉及一种使电源电流供给至电子装置中所用的能使电源电流稳定的电源装置及测试装置。本申请案与下记的日本申请案相关联。就借由文献的参照而确认可编入的指定国而言，借由参照下记的申请案中所记载的内容而编入本申请案中，以作为本申请案记载的一部份。1.特愿2004-288930 申请日 西元2004年09月30日
技术介绍
CMOS半导体等的电子装置在内部电路动作时，电源电流变化较大。又，先前电子装置的动作特性测试时施加至负载的电压的变动不大的电压产生电路已为人所知(例如，请参照专利文献1)。专利文献1特开平7-333249号公报(第2-4页，第1-5图)
技术实现思路
专利技术所要解决的问题借由近年的微小化技术的向上提升，电子装置的高速化，低电压化已有进展，电子装置的电源电压变动的容许幅度已变小。因此，就电子装置测试用的测试装置而言，需要更高精确度的电源装置。于是，本专利技术的目的是提供一种可解决上述问题的电源装置和测试装置。此目的借由申请专利范围独立项中所记载的特征的组合来达成。又，各附属项规定了本专利技术更有利的具体例。解决问题所用的手段依据本专利技术的第1形式而提供一种电源装置，其使电源电流供给至电子装置中，此电源装置具备电流输出部，其使至少一部份含有电源电流的输出电流被输出；连接电阻，借由电流输出部与电子装置在电性上相连接，此连接电阻使由电流输出部所接收的电源电流供给至电子装置；低通滤波器，其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低，此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过；并列负载部，其对该电流输出部的输出端而言是与该连接电阻并列而连接着，在指示“电源电流减少”所用的电流减少信号已被接收时，则消耗该电流输出部的输出电流的一部份中的部份电流，在指示“电源电流增加”所用的电流增加信号已被接收时，则停止由该电流输出部接收上述的部份电流；偏移加算部，其使偏移电压已相加至该低通滤波器的输出电压后的电压输出；以及差值检出部，在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第1基准电位差后所得的第1基准电压还小时，使该电流增加信号供给至该并列负载部，该装置侧端部的电位成为较第1基准电压还大时，使该电流减少信号供给至该并列负载部。该偏移加算部对应于该低通滤波器的输出电压的变化而在第1基准电位差增加时使该偏移电压增加，在第1基准电位差减少时使该偏移电压减少。上述差值检出部在装置侧端部的电位较由该偏移加算部的输出电压减掉第2基准电位差后所得的第2基准电压还大时，使该电流减少信号供给至该并列负载部，该装置侧端部的电位成为较第2基准电压还小时，使该电流增加信号供给至该并列负载部。该偏移加算部亦可对应于该低通滤波器的输出电压的变化而在第2基准电位差增加时使该偏移电压增加，在第2基准电位差减少时使该偏移电压减少。上述差值检出部具有基准电压输出部，其对该偏移加算部的输出电压进行分压，以输出第1基准电压或输出一种较第1基准电压还小的第2基准电压中的任一个电压；第1比较器，其在装置侧端部的电位较该基准电压还大时使该电流减少信号输出至输出信号线，在装置侧端部的电位较该基准电压还小时使该电流增加信号输出至输出信号线；以及基准电压设定部，其依据第1比较器的输出而在装置侧端部的电位较第1基准电压还大时使第2基准电压输出至基准电压输出部，在装置侧端部的电位较第2基准电压还小时使第1基准电压输出至基准电压输出部。该并列负载部亦可依据由第1比较器的输出信号线所供给的电流增加信号和电流减少信号，在该装置侧端部的电位成为较第1基准电压还大之后至成为较第2基准电压还小为止的期间中，使由该电流输出部所接收的上述的部份电流流经一种与该连接电阻并列的路径而予以消耗，在该装置侧端部的电位成为较第2基准电压还小之后至成为较第1基准电压还大为止的期间中，使该部份电流停止流过上述并列的路径。上述偏移加算部亦可具有第1电阻，其连接至较该低通滤波器的输出电压还高的第3基准电压；第2电阻，其连接在第1电阻所在的第3基准电压未被连接的端部和该偏移加算部的输出之间；以及第2比较器，其输入该低通滤波器的输出电压和第1电阻及第2电阻的接点的电压，在该接点的电压较该低通滤波器的输出电压还大时，使该偏移加算部的输出电压下降，在该接点的电压较该低通滤波器的输出电压还小时，使该偏移加算部的输出电压上升。该差值检出部更可具备一种延迟部，其在由电流增加信号的供给开始时直至电流减少信号的供给开始时为止的期间变成更长时，则使电流减少信号开始供给至并列负载部时的时序(timing)延迟更多。依据本专利技术的第2形式而提供一种电源装置，其使电源电流供给至电子装置中，此电源装置具备电流输出部，其使至少一部份含有电源电流的输出电流被输出；连接电阻，借由电流输出部与电子装置在电性上相连接，此连接电阻使由电流输出部所接收的电源电流供给至电子装置；低通滤波器，其截止(cut-off)频率较由电子装置所接收的电源电流变化时的频率还低，此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过；并列负载部，其对该电流输出部的输出端而言是与该连接电阻并列而连接着，在指示“电源电流减少”所用的电流减少信号已被接收时，则消耗该电流输出部的输出电流的一部份中的部份电流，在指示“电源电流增加”所用的电流增加信号已被接收时，则停止由该电流输出部接收上述的部份电流；差值检出部，在该连接电阻所在的电子装置附近的装置侧端部的电位较由该低通滤波器的输出电压减掉一预定的值之后所得的第1基准电压还小时，使该电流增加信号供给至该并列负载部，该装置侧端部的电位成为较第1基准电压还大时，使该电流减少信号供给至并列负载部；以及延迟部，其在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时，则使电流减少信号开始供给至并列负载部时的时序(timing)延迟更多。该延迟部亦可在电流增加信号由该差值检出部开始供给时直至电流减少信号的供给开始时为止的期间变成更长时，使由差值检出部开始供给该电流减少信号直至此电流减少信号供给至并列负载部为止时的延迟时间在与由差值检出部开始供给该电流增加信号直至此电流增加信号供给至并列负载部为止时的延迟时间相比较时更加延长。该延迟部亦可具有基极电流供给部，其在该差值检出部供给该电流减少信号时供给第1基极电流，在该差值检出部供给该电流增加信号时此基极电流供给部供给一种较第1基极电流还大的第2基极电流；电晶体，其将该电流供给部所供给的基极电流输入至基极中，在第2基极电流输入时此电晶体即饱和；以及电流控制信号输出部，在该电晶体中输入第2基极电流期间以及电晶体饱和期间此二期间所构成的电晶体导通期间中，使电流增加信号供给至并列负载部，在该电晶体中输入第1电流且该电晶体未达饱和时的关闭期间中，使电流减少信号供给至并列负载部。上述基极电流供给部亦可包含第1闸，其在该差值检出部供给该电流增加信号时输出一种高(H)位准的信号，在差值检出部供给该电流减少信号时输出一种低(L)位准的信号；第3电阻，其设置在第1闸的输出和该电晶体的基极之间；以及二极体，其与第3电阻并列而设置着，此二极本文档来自技高网...

【技术保护点】
一种电源装置，其使电源电流供给至电子装置中，其特征在于该电源装置具备：电流输出部，其使至少一部份含有电源电流的输出电流被输出；连接电阻，借由电流输出部与电子装置在电性上相连接，此连接电阻使由电流输出部所接收的电源电流供给至电子装置；低通滤波器，其截止频率较由电子装置所接收的电源电流变化时的频率还低，此低通滤波器使较截止频率还高的频率成份减少而使电流输出部的输出电压通过；并列负载部，其对该电流输出部的输出端而言是与该连接电阻并列而连接着，在指示“电源电流减少”所用的电流减少信号已被接收时，则消耗该电流输出部的输出电流的一部份中的部份电流，在指示“电源电流增加”所用的电流增加信号已被接收时，则停止由该电流输出部接收上述的部份电流；偏移加算部，其使偏移电压已相加至该低通滤波器的输出电压后的电压输出；以及差值检出部，在该连接电阻所在的电子装置附近的装置侧端部的电位较由该偏移加算部的输出电压减掉第１基准电位差后所得的第１基准电压还小时，使该电流增加信号供给至该并列负载部，该装置侧端部的电位成为较第１基准电压还大时，使该电流减少信号供给至该并列负载部，以及该偏移加算部对应于该低通滤波器的输出电压的变化而在第１基准电位差增加时使该偏移电压增加，在第１基准电位差减少时使该偏移电压减少。...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：桥本好弘，
申请(专利权)人：爱德万测试株式会社，
类型：发明
国别省市：JP[]