具有平面III-N半导体层的半导体装置和制造方法制造方法及图纸

一种具有平面III‑N半导体层的半导体装置，其包含衬底，所述衬底包含晶片(101)和与所述晶片的材料不同的缓冲材料的缓冲层(102)，所述缓冲层具有生长表面(1021)；从所述生长表面外延生长的纳米结构(1010)阵列；由在高温T下聚结所述纳米结构的上部形成的连续平面层(1020)，其中跨越相邻纳米结构之间的中心距离的晶胞数目在所述生长表面处与所述聚结平面层处不同；在所述平面层(1020)上外延生长的生长层(1030)。

Semiconductor device and manufacturing method with planar III-N semiconductor layer

【技术实现步骤摘要】
【国外来华专利技术】具有平面III-N半导体层的半导体装置和制造方法
本专利技术涉及III-氮化物半导体衬底和在此类衬底上形成平坦表面的方法。更确切地说，本专利技术涉及用于形成c定向、完全松弛且无位错的III-氮化物材料的平坦表面的设计和方法，所述平坦表面适合于充当承载电子或光学组件的模板。
技术介绍
半导体晶片通常通过液相外延法，最通常为已在1916年由简柴氏(JanCzochralski)专利技术的柴氏法制造。在柴氏法中，通过从热液体熔体缓慢提拉单晶晶种而实现将液态材料热诱导沉淀为固态晶体。尽管外延生长需要与热平衡的特定偏差以驱动连续结晶，但LPE在热平衡边缘进行，主要驱动力为液态和固态晶体的类似密度，消除主导气相外延的扩散限制且使得与熔融温度的偏差极小以促使晶体生长，在气相外延中，非结晶相中的源材料相对较稀。当系统的温度均一且系统处于平衡时，原子粘附速率(沉淀速率)等于原子解离速率。当相比于在间隙和空位的位置处并入吸附原子，在晶格位点处并入吸附原子提供足够高的自由能减少时，建立上述“完美晶体”生长条件[参见晶体生长手册IA(HandbookofcrystalgrowthIA)第2章和第8章]。相比之下，远离热平衡的生长方法，如金属有机气相外延(MOVPE或MOCVD)，外延生长在很大程度上受源材料扩散至晶体表面限制和调节且完美晶格位点相对于间隙位点处的原子并入之间的能量差或空位产生不显著。柴氏法为供半导体行业用于制造半导体晶片的主要使用方法且通过液相/固相转化的晶体生长，液相外延法(LPE)仍为用于制造高完整性大直径半导体晶体晶片(无论其为Si、Ge、GaAs、GaP或InP半导体)的唯一确立方法[晶体生长手册IIA，第2章]。如杂质、空位和晶体位错的晶体缺陷尽管已处于极低浓度下，但仍可劣化半导体的光电特性。在百年间，半导体材料的基本制造改变极小且简柴氏的“半导体技术之父”的称谓在当今与那时一样有效。二元III-V半导体的组包含GaN、AlN、InN和其三元和四元掺合物且通常简称为“氮化物”。氮化物的独特之处在于其特性和潜在用途的跨度。仅基于理论特性，氮化物包含用于大功率射频的最高效半导体替代方案，和用于真RGB白光源以及短波长LED和激光器(紫光至UV)的唯一可行的替代方案。但是，其独特之处也在于是LPE不用于生产晶片的情况下的唯一常用半导体。实际上，其通常通过在其它晶体衬底，如SiC、蓝宝石和Si晶片上的失配生长来制造。这是不合宜的，因为失配晶体生长产生高密度的晶体位错。制造高完整性半导体氮化物的主要挑战是不能建立接近热平衡的外延条件。这是不可能产生和含有液体GaN的结果。已知GaN的熔点较高，但直至最近，研究才显示形成同成分GaN熔体所需的条件，在6吉帕斯卡(GPa)和2700℃的温度下[内海(Utsumi)等人,自然材料(NatureMaterials),2,235,2003]。已开发制造整体GaN的替代方法，如氨热生长、基于溶液的生长和HVPE，其各自具有自身的优点[GaN晶体生长技术(TechnologyofGaNCrystalGrowth),埃伦特劳特(Ehrentraut)、迈斯纳(Meissner)和布科夫斯基(Bockowski),斯普林格出版社(Springer),2010]。尽管其全部且共同地表示向极具挑战性的系统的极大进步，但其全部依赖于输送机构且达不到纯液体-固体系统的先前论述的理想平衡条件，在所述系统中，类似密度的液相和固相确保立即接近生长位点处的生长物质而不受扩散限制。当今，存在位错密度低于10E5cm-2的可商购小尺寸整体GaN，但价格水平极高且数量有限。氮化物装置层的外延生长一般通过MOCVD进行。现代MOCVD反应器能够在一次运行中容纳多个8"晶片且通过GaN/InGaN蓝光LED维持LED市场，且通过AlGaN/GaNHEMT结构维持电力和RF电子学的特定市场。在除了最深奥应用的所有应用中，基底GaN层和装置层在外来衬底、SiC、蓝宝石或Si上以单一MOCVD顺序生长。这些衬底的晶体结构和晶格尺寸全部不同于GaN，不可避免的结果是贯穿装置层引入错配诱导的晶格位错。对于各种类型的电子装置，如HEMT(高电子迁移率晶体管)或HFET(异质结场效应晶体管)结构，如氮化镓(GaN)材料的III-氮化物材料具有相比于两种基于Si的材料更优良的关于例如电子迁移率(速度、效率)和高压能力的特性。但是，GaN技术一般需要高于Si技术的成本，且相比于例如SiC技术，材料质量和高压可靠性通常较差。这归因于使用外来衬底使得不能在商业可行的成本水平制造足够生产水平的GaN原生衬底成为必需，和替代衬底材料不具有与III-氮化物生长相容的特性的事实。因此，GaN电子技术的主要限制归结为与使得源自外来衬底(如SiC)上的生长的位错降至最低相关的材料晶体位错和晶片生产成本。这些问题的各种解决方案由本专利技术人之一在公布为US2015/0014631的美国专利申请14/378,063中建议，其内容以全文引用的方式并入本文中。在所述申请中描述制造半导体装置的方法，其包括以下步骤：通过位于衬底上的绝缘生长掩模在衬底上形成多个半导体纳米线、在每一纳米线上形成半导体体积元件、使每一体积元件平坦化以形成多个具有基本平坦上表面的精密III-氮化物半导体台面，和在多个基本元件中的每一个中形成装置。每个台面具有基本平坦的c平面{0001}上表面。装置还可包括至少一个位于每一半导体台面上的电极。提议使生长的III-氮化物元件平坦化的方法包括锥状结构的原位回蚀，如在体积生长处通过蚀刻或抛光获得，以形成平行于衬底的宽c平面。
技术实现思路
在本专利技术范围内的各种实施例定义于权利要求书中。当结合附图和权利要求书考虑时，本专利技术的其它目标、优点和新颖特征将从本专利技术的以下详细描述变得显而易见。根据一个方面，提供一种制造具有平面III-N半导体层的半导体装置的方法，其包含提供衬底，其包含晶片、材料与晶片不同且具有生长表面的缓冲层和生长表面上的具有纳米孔阵列的掩模层；在所述孔中外延生长III-N材料以形成纳米结构，使得穿线位错转移与生长表面正交的生长前沿远离；在高温T下聚结所述纳米结构的上部以形成连续平面层；在所述平面层上外延生长III-N生长层；其中生长层被配置成使得生长层的RT与T之间的热膨胀-在生长层中与生长表面平行的晶格间距小于缓冲层的生长表面处与生长表面平行的晶格间距时，大于衬底的热膨胀，且-在生长层中与生长表面平行的晶格间距大于缓冲层的生长表面处与生长表面平行的晶格间距时，小于衬底的热膨胀。掩模层可在后续步骤中去除，例如通过在电场或电流影响下的蚀刻。在一个实施例中，生长层的标称晶格常数通过生长层中的III-N材料的组成配置来调适。在一个实施例中，T>所述纳米结构的III-N材料的升华温度。在一个实施例中，生长层生长至>3μm，或>5μm，或>7μm，或>10μm的厚度。生长层可包含具有例如本文档来自技高网...

【技术保护点】
1.一种制造具有平面III-N半导体层的半导体装置的方法，其包含/n提供衬底，其包含晶片(101)、材料与所述晶片不同且具有生长表面(1021)的缓冲层(102)和所述生长表面(1021)上的具有纳米级孔(104)阵列的掩模层(103)；/n在所述孔中外延生长III-N材料以形成纳米结构(1010)，使得穿线位错远离与所述生长表面正交的生长前沿转移；/n在高温T下聚结所述纳米结构的上部以形成连续平面层(1020)；/n在所述平面层上外延生长III-N生长层(1030)；/n其中所述生长层被配置成使得所述生长层的RT与T之间的热膨胀/n-在所述生长层中与所述生长表面平行的晶格间距小于所述缓冲层的所述生长表面处与所述生长表面平行的晶格间距时，大于所述衬底的热膨胀，且/n-在所述生长层中与所述生长表面平行的晶格间距大于所述缓冲层的所述生长表面处与所述生长表面平行的晶格间距时，小于所述衬底的热膨胀。/n

【技术特征摘要】
【国外来华专利技术】20171005 EP 17195086.81.一种制造具有平面III-N半导体层的半导体装置的方法，其包含
提供衬底，其包含晶片(101)、材料与所述晶片不同且具有生长表面(1021)的缓冲层(102)和所述生长表面(1021)上的具有纳米级孔(104)阵列的掩模层(103)；
在所述孔中外延生长III-N材料以形成纳米结构(1010)，使得穿线位错远离与所述生长表面正交的生长前沿转移；
在高温T下聚结所述纳米结构的上部以形成连续平面层(1020)；
在所述平面层上外延生长III-N生长层(1030)；
其中所述生长层被配置成使得所述生长层的RT与T之间的热膨胀
-在所述生长层中与所述生长表面平行的晶格间距小于所述缓冲层的所述生长表面处与所述生长表面平行的晶格间距时，大于所述衬底的热膨胀，且
-在所述生长层中与所述生长表面平行的晶格间距大于所述缓冲层的所述生长表面处与所述生长表面平行的晶格间距时，小于所述衬底的热膨胀。


2.根据权利要求1所述的方法，其中所述生长层的标称晶格常数通过所述生长层中的III-N材料的组成配置来调适。


3.根据前述权利要求中任一权利要求所述的方法，其中T>所述纳米结构的所述III-N材料的升华温度。


4.根据前述权利要求中任一权利要求所述的方法，其中所述生长层(1030)生长至>3μm、5μm、7μm、10μm的厚度，且含有具有改变的组成的其它层。


5.根据前述权利要求中任一权利要求所述的方法，其中所述纳米结构包含GaN。


6.根据前述权利要求中任一权利要求所述的方法，其中所述生长层包含AlGaN。


7.根据权利要求6所述的方法，其中所述晶片包含蓝宝石。


8.根据前述权利要求中任一权利要求所述的方法，其中所述生长层包括AlGaN，其中Al占III材料Ga和Al的>20％。


9.根据前述权利要求1至7中任一权利要求所述的方法，其中所述生长层包括AlGaN，其中Al占III材料Ga和Al的>45％。


10.根据前述权利要求1至5中任一权利要求所述的方法，其中所述生长层包含InGaN。


11.根据权利要求10所述的方法，其中所述晶片包含Si或SiC。


12.根据前述权利要求中任一权利要求所述的方法，其中所述纳米结构的所述上部在所述掩模上方0至200nm处开始。


13.根据前述权利要求中任一权利要求所述的方法，其中所述纳米结构包括通过所述孔生长的纳米线。


14.根据前述权利要求中任一权利要求所述的方法，其中聚结所述纳米结构的所述上部的步骤包括提供氮源的背景流。


15.根据权利要求14所述的方法，其中所述聚结步骤涉及在所述纳米结构之间添加III-N材料，所述III-N材料包括的III材料的量超过由III材料的源流提供的III材料的量。


16.根据权利要求14所述的方法，其中所述聚结步骤涉及在无III-材料的源流的情况下在所述纳米结构之间形成III-N材料。


17.根据前述权利要求中任一权利要求所述的方法，其中所述纳米结构的所述上部的>90％无穿线位错。至多99％渐近地趋向于无位错。


18.根据前述权利要求中任一权利要求所述的方法，其中所述聚结步骤包括
从所述纳米结构的上端释放III族材料；
通过从所述释放的III族材料形成半导体材料而填充所述纳米结构的m平面晶面的上部之间的间距。


19.根据前述权利要求中任一权利要求所述的方法，其中所述聚结步骤包括：
在与所述生长表面相邻的所述m平面晶面的下部处的半导体结构之间留下未用半导体材料填充的空隙。

【专利技术属性】
技术研发人员：J·奥尔松，L·塞缪尔森，K·施托姆，R·切克霍恩斯基，B·马库斯，
申请(专利权)人：六边钻公司，
类型：发明
国别省市：瑞典;SE