存储器系统及其操作方法技术方案

本发明专利技术提供一种存储器系统及其操作方法。存储器系统包括：控制器缓冲存储器；主机接口，其被配置为从主机接收非线性主机物理地址和写入数据；主机地址转换部，其被配置为将非线性主机物理地址映射到线性虚拟地址；以及主机控制部，其被配置为根据线性虚拟地址将写入数据缓冲在控制器缓冲存储器中。

Memory system and its operation method

The invention provides a memory system and an operation method thereof. The memory system includes: a controller buffer memory; a host interface configured to receive and write data from a host computer from a non-linear host computer; a host address conversion unit configured to map a non-linear host physical address to a linear virtual address; and a host control unit configured to write data buffers to the controller buffer storage according to a linear virtual address. Device.

【技术实现步骤摘要】
存储器系统及其操作方法相关申请的交叉引用本申请要求于2017年11月13日提交的申请号为10-2017-0150660的韩国专利申请的优先权，其全部公开通过引用并入本文。
本专利技术的各个实施例涉及一种存储器系统及其操作方法。特别地，实施例涉及一种能够将非线性主机物理地址转换为线性虚拟地址并且将存储在主机缓冲存储器中的数据缓冲到控制器缓冲存储器中的存储器系统及其操作方法。
技术介绍
非易失性存储器装置可以包括多个存储块。另外，存储块中的每一个可以包括多个存储器单元，并且可以对一个存储块中的存储器单元同时执行擦除操作。当存储器系统从主机接收写入命令和逻辑地址时，存储器系统可以分配对应于逻辑地址的物理地址，并且将数据写入对应于物理地址的存储器区域中。存储器系统可以将地址映射信息临时存储在缓冲存储器中，并且将存储在缓冲存储器中的地址映射信息清除(flush)到非易失性存储器装置。另外，当电源接通时，存储器系统可以将存储在非易失性存储器装置中的地址映射信息加载到缓冲存储器。
技术实现思路
各个实施例涉及一种通过将非线性主机物理地址转换为线性虚拟地址来高效地执行写入操作和读取操作的存储器系统及其操作方法。根据实施例，一种存储器系统，其可以包括：控制器缓冲存储器；主机接口，其被配置为从主机接收非线性主机物理地址和写入数据；主机地址转换部，其被配置为将非线性主机物理地址映射到线性虚拟地址；以及主机控制部，其被配置为根据线性虚拟地址将写入数据缓冲在控制器缓冲存储器中。根据另一实施例，一种存储器系统，其可以包括：控制器缓冲存储器，其包括被配置为缓冲数据的多个控制器缓冲器单元；主机地址转换部，其被配置为生成物理-虚拟地址映射表；以及主机控制部，其被配置为根据物理-虚拟地址映射表，将缓冲在控制器缓冲存储器中的数据输出到主机的主机缓冲存储器，其中物理-虚拟地址映射表包括与主机缓冲存储器中的多个主机缓冲器单元相对应的多个非线性主机缓冲器ID和与多个控制器缓冲器单元相对应的多个线性虚拟缓冲器ID。根据另一实施例，一种存储器系统的操作方法，其可以包括：从主机接收包括非线性主机物理地址的写入命令；使用地址转换部，将非线性主机物理地址映射到线性虚拟地址；根据非线性主机物理地址，从主机的主机缓冲存储器中获取写入数据；以及根据线性虚拟地址，将写入数据缓冲在控制器缓冲存储器中。根据另一实施例，一种存储器系统，其可以包括：存储器装置；以及控制器，其被配置为：将非顺序缓冲器地址转换为顺序缓冲器地址；将逻辑地址转换为物理地址；根据顺序缓冲器地址以顺序方式缓冲数据；以及根据物理地址，控制存储器装置对数据执行操作，其中非顺序缓冲器地址表示主机中的以非顺序方式为数据分配的缓冲器空间，以及其中从缓冲空间提供数据以用于缓冲操作。附图说明图1是示出根据实施例的存储器系统的示图；图2是示出图1中所示的存储器控制器的示图；图3是示出根据实施例的存储器系统的示图；图4是示出图1所示的非易失性存储器装置的示图；图5是示出图4所示的存储块的示图；图6是根据实施例的主机缓冲存储器的操作的详细示图；图7是示出根据实施例的控制器缓冲存储器的操作的示图；图8是示出根据实施例的存储器控制器的示图；图9是示出根据实施例的地址映射方法的示图；图10是示出根据实施例的通过线性虚拟地址映射的数据写入和读取方法的示图；图11是示出根据实施例的为输入/输出进程分配主机缓冲器单元的方法的示图；图12是示出根据实施例的为输入/输出进程分配虚拟地址的方法的示图；图13是根据实施例的描述写入操作的流程图；图14是根据实施例的描述读取操作的流程图；图15至图18是示出根据本专利技术的一个或多个实施例的存储器系统的各种示例的示图。具体实施方式将参照附图详细地描述各个实施例。注意到，对“实施例”的参考不一定仅仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。在附图中，为清楚起见，可能夸大部件的厚度和长度。在以下描述中，为了简明起见，可以省略对已知技术的详细描述，以免不必要地模糊本专利技术。在整个说明书和附图中，相同的附图标记表示相同的元件。还应注意的是，在本说明书中，“连接/联接”指一个部件不仅直接联接另一部件，而且还通过一个或多个中间部件间接联接另一部件。另外，在整个说明书中，当阐述某个部件“包含”某个元件时，这并不排除其它元件；相反，除非另有说明或上下文需要，否则某个部件可以进一步包括一个或多个附加元件。本文使用的术语的目的仅是描述特定实施例而不旨在限制本专利技术。如本文使用的，单数形式可以包括复数形式并且反之亦然，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关所列项目的任何和所有组合。在下文中，将参照附图详细地描述本专利技术的各个实施例。图1是示出根据实施例的存储器系统1000的示图。参照图1，存储器系统1000可以包括即使在电力供应不足的情况下也不丢失存储的数据的非易失性存储器装置1100、用于临时存储数据的缓冲存储器装置1300以及响应于主机2000的控制来控制非易失性存储器装置1100和缓冲存储器装置1300的存储器控制器1200。主机2000可以使用诸如以下的各种通信方法中的至少一种与存储器系统1000通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互联(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪速存储器(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法和负载减少的DIMM(LRDIMM)通信方法。存储器控制器1200可以控制存储器系统1000的总体操作，并且控制主机2000和非易失性存储器装置1100之间的数据交换。例如，存储器控制器1200可以响应于来自主机2000的请求而控制非易失性存储器装置1100编程或读取数据。另外，存储器控制器1200可以存储关于非易失性存储器装置1100中的主存储块和子存储块的信息并且可以根据为编程操作加载的数据量，选择非易失性存储器装置1100对主存储块或子存储块执行编程操作。根据实施例，非易失性存储器装置1100可以包括闪速存储器。存储器控制器1200可以控制主机2000与缓冲存储器装置1300之间的数据交换，或者可以将用于控制非易失性存储器装置1100的系统数据临时存储在缓冲存储器装置1300中。存储器缓冲器1300可以用作存储器控制器1200的操作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1300可以存储由存储器控制器1200执行的代码和命令。存储器缓冲器1300可以存储待由存储器控制器1200处理的数据。存储器控制器1200可以临时存储从主机2000输入的数据，并且将临时存储在缓冲存储器装置1300中的数据传输到非易失性存储器装置1100以存储本文档来自技高网...

【技术保护点】
1.一种存储器系统，其包括：控制器缓冲存储器；主机接口，从主机接收非线性主机物理地址和写入数据；主机地址转换部，将所述非线性主机物理地址映射到线性虚拟地址；以及主机控制部，根据所述线性虚拟地址将所述写入数据缓冲在所述控制器缓冲存储器中。

【技术特征摘要】
2017.11.13 KR 10-2017-01506601.一种存储器系统，其包括：控制器缓冲存储器；主机接口，从主机接收非线性主机物理地址和写入数据；主机地址转换部，将所述非线性主机物理地址映射到线性虚拟地址；以及主机控制部，根据所述线性虚拟地址将所述写入数据缓冲在所述控制器缓冲存储器中。2.根据权利要求1所述的存储器系统，其中所述主机包括主机缓冲存储器，所述主机缓冲存储器包括存储所述写入数据的多个主机缓冲器单元，以及所述非线性主机物理地址中的每一个对应于所述多个主机缓冲器单元中的一个。3.根据权利要求2所述的存储器系统，进一步包括：非易失性存储器装置；闪存转换部，将从所述主机接收的逻辑地址转换为闪存物理地址；以及闪存控制部，根据所述闪存物理地址，控制将缓冲在所述控制器缓冲存储器中的写入数据写入到所述非易失性存储器装置。4.根据权利要求3所述的存储器系统，其中所述闪存控制部根据顺序编程算法，将缓冲在所述控制器缓冲存储器中的写入数据写入到所述非易失性存储器装置。5.根据权利要求2所述的存储器系统，其中当最后的线性虚拟地址被映射后，所述主机地址转换部返回到第一线性虚拟地址。6.根据权利要求2所述的存储器系统，其中所述多个主机缓冲器单元中的每一个对应于单个输入/输出进程。7.根据权利要求6所述的存储器系统，其中所述主机地址转换部在所述线性虚拟地址中生成与多个输入/输出进程相对应的起始线性虚拟地址和一个或多个线性虚拟地址，以及所述主机控制部根据所述起始线性虚拟地址和所述一个或多个线性虚拟地址，将所述写入数据缓冲在所述控制器缓冲存储器中。8.根据权利要求3所述的存储器系统，其中所述主机接口从所述主机接收写入命令，以及所述写入命令包括所述非线性主机物理地址、所述逻辑地址和所述写入数据的大小信息。9.根据权利要求2所述的存储器系统，其中所述多个主机缓冲器单元中的每一个具有与所述控制器缓冲存储器中的控制器缓冲器单元相同的大小。10.一种存储器系统，其包括：控制器缓冲存储器，其包括缓冲数据的多个控制器缓冲器单元；主机地址转换部，其生成物理-虚拟地址映射表；以及主机控制部，其根据所述物理-虚拟地址映射表，将缓冲在所述控制器缓冲存储器中的数据输出到主机的主机缓冲存储器，其中所述物理-虚拟地址映射表包括与...

【专利技术属性】
技术研发人员：李东燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR