内存访问方法、交换芯片、内存模组及电子设备技术

本申请实施例提供一种内存访问方法、交换芯片、内存模组及电子设备。在本申请实施例中，在内存模组中增加交换芯片，交换芯片将内存模组中各内存区块包含的位宽为L1的内存颗粒进行互联，并基于这些内存区块向内存控制器提供与内存控制器的位宽L相适配的虚拟内存区块，虚拟内存空间的位宽为L2，且满足L＝L2*N、L2

Memory access methods, switching chips, memory modules and electronic devices

The embodiment of the application provides a memory access method, a switching chip, a memory module and an electronic device. In the embodiment of this application, a switching chip is added to the memory module. The switching chip interconnects the memory particles whose bit width is L1 in each memory block of the memory module. Based on these memory blocks, a virtual memory block matching the bit width L of the memory controller is provided to the memory controller. The bit width of the virtual memory space is L2 and meets the requirements of L=L2*N and L2.

【技术实现步骤摘要】
内存访问方法、交换芯片、内存模组及电子设备
本申请涉及存储
，尤其涉及一种内存访问方法、交换芯片、内存模组及电子设备。
技术介绍
在服务器、终端设备等设备的使用过程中，经常出现内存不足的情况。内存容量主要受限于内存控制器和单个内存颗粒的容量。单个内存颗粒的容量依赖于动态随机存取存储器(DynamicRandomAccessMemory，DRAM)的颗粒工艺与制程，而颗粒工艺的进步比较慢，无法及时满足应用对内存容量的需求。面对内存需求问题，传统做法是通过增加内存控制器的数量来增加内存容量，由于内存控制器与中央处理器(CentralProcessingUnit，CPU)集成在一起，所以这种方式的实现成本较高，因此，需要一种新的方案来解决内存扩容问题。
技术实现思路
本申请的多个方面提供一种内存访问方法、交换芯片、内存模组及电子设备，用以实现内存扩容，降低实现成本。本申请实施例提供一种内存访问方法，适用于内存模组，所述内存模组包括至少一个内存区块，每个内存区块包括位宽为L1的N个内存颗粒，所述方法包括：按照所述内存模组中第一内存区块对应的位宽L与位宽L2之间的位宽映射关系，将内存控制器输出的位宽为L的数据信号拆分为N个位宽为L2的下行数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述N个位宽为L2的下行数据信号拼接为K1个位宽为L1的数据信号；将所述K1个位宽为L1的数据信号写入所述第一内存区块的K1个内存颗粒中；其中，L＝L2*N，L2<L1，K1<＝N，且L1、L2、K1、N均为正整数。本申请实施例还提供一种内存访问方法，适用于内存模组，所述内存模组包括至少一个内存区块，每个内存区块包括位宽为L1的N个内存颗粒，所述方法包括：从所述内存模组中第一内存区块的K2个内存颗粒中读取K2个位宽为L1的数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述K2个位宽为L1的数据信号拆分为N组位宽为L2的上行数据信号，每组包括L1/L2个位宽为L2的上行数据信号；根据所述第一内存区块对应的位宽L与位宽L2之间的位宽映射关系，将所述N组位宽为L2的上行数据信号合并为L1/L2个位宽为L的数据信号，依次输出给内存控制器；其中，L＝L2*N，L2<L1，K2<＝N，且L1、L2、K2、N均为正整数。本申请实施例还提供一种内存模组，包括：至少一个内存区块以及交换芯片，每个内存区块包括位宽为L1的N个内存颗粒；所述交换芯片包括：控制单元、与内存控制器连接的上行端口组以及与所述至少一个内存区块中各内存颗粒对应连接的多个下行端口组；所述控制单元分别与所述上行端口以及所述多个下行端口组连接；所述控制单元用于：基于所述至少一个内存区块向所述内存控制器提供与所述内存控制器的位宽L相适配的虚拟内存空间，所述虚拟内存空间的位宽为L2，且L＝L2*N，L2<L1，L1、L2、N均为正整数。本申请实施例还提供一种交换芯片，包括：控制单元、与内存控制器连接的上行端口组、以及与内存模组包含的至少一个内存区块中各内存颗粒对应连接的多个下行端口组；所述控制单元分别与所述上行端口以及所述多个下行端口组连接；所述控制单元用于：基于所述至少一个内存区块向所述内存控制器提供与所述内存控制器的位宽L相适配的虚拟内存空间，所述虚拟内存空间的位宽为L2，且L＝L2*N，L2<L1，L1、L2、N均为正整数。本申请实施例还提供一种电子设备，包括：上述实施例提供的内存模组、内存控制器以及处理器；所述处理器通过所述内存控制器访问所述内存模组。在本申请实施例中，在内存模组中增加交换芯片，交换芯片将内存模组中各内存区块包含的位宽为L1的内存颗粒进行互联，并基于这些内存区块向内存控制器提供与内存控制器的位宽L相适配的虚拟内存区块，虚拟内存空间的位宽为L2，且满足L＝L2*N、L2<L1，使得内存控制器可以成功访问各内存区块。因为内存区块的实际内存空间为L1*N>L2*N，由此可见在无需增加集成有内存控制器的CPU的数量的情况下可以实现内存扩容，实现成本相对较低。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1为本申请一示例性实施例提供的内存模组的结构示意图；图2为本申请另一示例性实施例提供的一种交换芯片的结构示意图；图3为本申请又一示例性实施例提供的另一种交换芯片的结构示意图；图4为本申请又一示例性实施例提供的一种内存访问方法的流程示意图；图5为本申请又一示例性实施例提供的另一种内存访问方法的流程示意图；图6为本申请又一示例性实施例提供的一种电子设备的结构示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。面对现有技术存在的内存扩容问题，本申请实施例提供一种解决方案，基本思路是：在内存模组中增加交换芯片，由交换芯片将内存模组中各内存区块包含的位宽为L1的内存颗粒进行互联，并基于这些内存区块向内存控制器提供与内存控制器的位宽L相适配的虚拟内存区块，虚拟内存空间的位宽为L2，且满足L＝L2*N、L2<L1，使得内存控制器可以成功访问各内存区块。因为内存区块的实际内存空间为L1*N>L2*N，由此可见在无需增加集成有内存控制器的CPU的数量的情况下可以实现内存扩容，实现成本相对较低。以下结合附图，详细说明本申请各实施例提供的技术方案。图1为本申请一示例性实施例提供的内存模组100的结构示意图。如图1所示，该内存模组100包括：至少一个内存区块(RANK)以及交换芯片。每个RANK包括位宽为L1的N个内存颗粒。内存颗粒是形成内存模组100的最小内存单元，也可以称为内存芯片。内存颗粒的位宽L1表示内存颗粒在一个时钟周期内可提供的数据位数。L1和N是正整数。一般来说L1＝2n，n为正整数。例如，L1可以是8、4、16等任何内存颗粒工艺所支持的位数。至少一个RANK构成内存模组100的真正意义上的存储空间。CPU通过内存控制器访问内存模组100实际上是通过内存控制器访问内存模组100中各RANK包含的内存颗粒的过程。为了简化描述，可以将“CPU通过内存控制器访问内存模组100或内存颗粒”简单表述为“内存控制器访问内存模组100或内存颗粒”。可选地，上述内存颗粒可以选用相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)以及磁盒式磁带等中的任意一种。为便于区分，设内存控制器的位宽为L，即内存控制器一个时钟周期内可向内存模组100写入或读取的数据位数。一般来说，内存控制器的位宽L要大于单个内存本文档来自技高网...

【技术保护点】
1.一种内存模组，其特征在于，包括：至少一个内存区块以及交换芯片，每个内存区块包括位宽为L1的N个内存颗粒；所述交换芯片包括：控制单元、与内存控制器连接的上行端口组以及与所述至少一个内存区块中各内存颗粒对应连接的多个下行端口组；所述控制单元分别与所述上行端口以及所述多个下行端口组连接；所述控制单元用于：基于所述至少一个内存区块向所述内存控制器提供与所述内存控制器的位宽L相适配的虚拟内存空间，所述虚拟内存空间的位宽为L2，且L＝L2*N，L2<L1，L1、L2、N均为正整数。

【技术特征摘要】
1.一种内存模组，其特征在于，包括：至少一个内存区块以及交换芯片，每个内存区块包括位宽为L1的N个内存颗粒；所述交换芯片包括：控制单元、与内存控制器连接的上行端口组以及与所述至少一个内存区块中各内存颗粒对应连接的多个下行端口组；所述控制单元分别与所述上行端口以及所述多个下行端口组连接；所述控制单元用于：基于所述至少一个内存区块向所述内存控制器提供与所述内存控制器的位宽L相适配的虚拟内存空间，所述虚拟内存空间的位宽为L2，且L＝L2*N，L2<L1，L1、L2、N均为正整数。2.根据权利要求1所述的内存模组，其特征在于，所述控制单元具体用于：在所述内存控制器访问所述内存模组中第一内存区块的过程中，对所述第一内存区块进行数据位宽的映射，以向所述内存控制器提供所述虚拟内存空间。3.根据权利要求2所述的内存模组，其特征在于，所述控制单元具体用于：按照所述第一内存区块对应的位宽L与位宽L2之间的位宽映射关系，将所述内存控制器输出的位宽为L的数据信号拆分为N个位宽为L2的下行数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述N个位宽为L2的下行数据信号拼接为K1个位宽为L1的数据信号；将所述K1个位宽为L1的数据信号写入所述第一内存区块的K1个内存颗粒中；其中，K1<＝N，且K1为正整数。4.根据权利要求2所述的内存模组，其特征在于，所述控制单元具体用于：从所述第一内存区块的K2个内存颗粒中读取K2个位宽为L1的数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述K2个位宽为L1的数据信号拆分为N组位宽为L2的上行数据信号，每组包括L1/L2个位宽为L2的上行数据信号；根据所述第一内存区块对应的位宽L与位宽L2之间的位宽映射关系，将所述N组位宽为L2的上行数据信号合并为L1/L2个位宽为L的数据信号，依次输出给所述内存控制器；其中，K2<＝N，且K2为正整数。5.根据权利要求3或4所述的内存模组，其特征在于，所述控制单元还用于：对所述第一内存区块中的N个内存颗粒进行串行编址，以获得编址序列；将所述编址序列中的内存地址拆分为L1*N/L2个地址段，每个地址段中的内存地址属于与位宽L2适配的地址；将所述L1*N/L2个地址段划分为N个地址组；建立所述编址序列与所述N个地址组之间的映射关系作为所述位宽L1与位宽L2之间的编址映射关系。6.根据权利要求5所述的内存模组，其特征在于，所述控制单元具体用于：将所述L1*N/L2个地址段中属于同一内存颗粒的地址段划分为一个地址组。7.根据权利要求2-6任一项所述的内存模组，其特征在于，所述控制单元还用于：根据所述内存控制器输出的与位宽L2适配的内存地址，查询内存区块编号与内存地址范围映射表，以获取第一内存区块编号；从所述至少一个内存区块中，确定所述第一内存区块编号所标识的内存区块作为所述第一内存区块。8.根据权利要求1-6任一项所述的内存模组，其特征在于，所述控制单元还用于：根据配置指令，配置位宽L1、位宽L2以及每个内存区块包括的内存颗粒数N。9.一种交换芯片，其特征在于，包括：控制单元、与内存控制器连接的上行端口组、以及与内存模组包含的至少一个内存区块中各内存颗粒对应连接的多个下行端口组；所述控制单元分别与所述上行端口以及所述多个下行端口组连接；所述控制单元用于：基于所述至少一个内存区块向所述内存控制器提供与所述内存控制器的位宽L相适配的虚拟内存空间，所述虚拟内存空间的位宽为L2，且L＝L2*N，L2<L1，L1、L2、N均为正整数。10.根据权利要求9所述的交换芯片，其特征在于，所述控制单元具体用于：在所述内存控制器访问所述内存模组中第一内存区块的过程中，对所述第一内存区块进行数据位宽的映射，以向所述内存控制器提供所述虚拟内存空间。11.根据权利要求10所述的交换芯片，其特征在于，所述控制单元具体用于：按照所述第一内存区块对应的位宽L与位宽L2之间的位宽映射关系，将所述内存控制器输出的位宽为L的数据信号拆分为N个位宽为L2的下行数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述N个位宽为L2的下行数据信号拼接为K1个位宽为L1的数据信号；将所述K1个位宽为L1的数据信号写入所述第一内存区块的K1个内存颗粒中；其中，K1<＝N，且K1为正整数。12.根据权利要求10所述的交换芯片，其特征在于，所述控制单元具体用于：从所述第一内存区块的K2个内存颗粒中读取K2个位宽为L1的数据信号；根据所述第一内存区块对应的位宽L1与位宽L2之间的编址映射关系，将所述K2...

【专利技术属性】
技术研发人员：牛功彪，郭青松，
申请(专利权)人：阿里巴巴集团控股有限公司，
类型：发明
国别省市：开曼群岛,KY