封装结构制造技术

本发明专利技术实施例提供一种封装结构。所述封装结构包括至少一个半导体芯片、绝缘包封体及重布线路结构。半导体芯片具有有源表面及分布在有源表面上的多个连接垫。绝缘包封体包封半导体芯片。重布线路结构设置在半导体芯片上且具有至少一个金属化层，所述至少一个金属化层具有多个金属段，其中重布线路结构通过所述至少一个金属化层及与所述至少一个金属化层电连接的多个连接垫电连接到半导体芯片。在半导体芯片的有源表面上的垂直投影中，多个连接垫中任意两个最邻近的连接垫之间的第一间隙的投影位置与所述至少一个金属化层的多个金属段中任意两个最邻近的金属段之间的第二间隙的投影位置局部地重叠。

Packaging structure

【技术实现步骤摘要】
封装结构
本专利技术实施例是有关于一种封装结构。
技术介绍
在各种电子应用(例如移动电话及其他移动电子设备)中使用的半导体装置及集成电路通常被制造在单个半导体晶片上。在晶片层级工艺中，可针对晶片中的半导体管芯进行加工处理，晶片的半导体芯片可与其他半导体器件、半导体芯片、半导体封装一起加工及封装。
技术实现思路
本专利技术实施例提供一种封装结构包括至少一个半导体芯片、绝缘包封体以及重布线路结构。所述至少一个半导体芯片具有有源表面及分布在所述有源表面上的多个连接垫。所述绝缘包封体包封所述至少一个半导体芯片。所述重布线路结构设置在所述至少一个半导体芯片上且具有至少一个金属化层，所述至少一个金属化层具有多个金属段，其中所述重布线路结构通过所述至少一个金属化层及与所述至少一个金属化层电连接的所述多个连接垫电连接到所述至少一个半导体芯片。其中，在所述至少一个半导体芯片的所述有源表面上的垂直投影中，所述多个连接垫中任意两个最邻近的连接垫之间的第一间隙的投影位置与所述至少一个金属化层的所述多个金属段中任意两个最邻近的金属段之间的第二间隙的投影位置局部地重叠。附图说明结合附图阅读以下详细说明，会最佳地理解本专利技术实施例的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1是根据本公开一些示例性实施例的封装结构的示意性三维侧视图。图2A是根据本公开一些实施例的封装结构的一部分的示意性仰视图(abottomview)。图2B是根据本公开一些实施例的图2A所示封装结构的一部分沿剖面线A-A’的示意性剖视图。图3A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图(atopview)。图3B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图3C是示出根据本公开一些示例性实施例的图3A所示金属化层与图3B所示连接垫之间的相对定位配置的示意性放大俯视图。图4A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图。图4B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图4C是示出根据本公开一些示例性实施例的图4A所示金属化层与图4B所示连接垫之间的相对定位配置的示意性放大俯视图。图5A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图。图5B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图5C是示出根据本公开一些示例性实施例的图5A所示金属化层与图5B所示连接垫之间的相对定位配置的示意性放大俯视图。图6A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图。图6B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图6C是示出根据本公开一些示例性实施例的图6A所示金属化层与图6B所示连接垫之间的相对定位配置的示意性放大俯视图。图7A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图。图7B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图7C是示出根据本公开一些示例性实施例的图7A所示金属化层与图7B所示连接垫之间的相对定位配置的示意性放大俯视图。[符号的说明]10：封装结构；100：半导体芯片；110：半导体衬底；110A：有源表面；120、120(L)、120(U)：连接垫；200：绝缘包封体；300：重布线路结构；310：层间介电层；3102：第一层间介电层；3104：第二层间介电层；3106：第三层间介电层；320：金属化层；3202：第一金属化层；3204：第二金属化层；320A、320B、320B(L)、320B(U)：金属段；400：凸块下金属图案；500：导电元件；A-A’：剖面线；B1、B2：虚线框；D1、D2、D3、D4：分区；Dm1、Dm2、Dm3、Dm4：最小距离；G1、G2：间隙；H1、H2、H3、H4、W1、W2、W3、W4：最大尺寸；L：长度；M1、M2、M3、M4：主要部分；P1、P2、P3、P4：突出部；S1、S2、S3、S4：侧面；U、V、X、Y：方向/堆叠方向。具体实施方式以下公开内容提供许多不同的实施例或例子以用于实作所提供主题的不同特征。以下阐述组件及配置形式的具体例子以简化本公开内容。当然，这些仅为例子而并非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种例子中重复使用参考编号和/或字母。这种重复使用是出于简明及清晰的目的，而自身并不表示所论述的各种实施例和/或配置之间的关系。此外，为易于说明，本文中可能使用例如“在…下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除附图中所绘示的取向以外，所述空间相对性用语还旨在涵盖装置在使用或操作中的不同取向。设备可具有另外的取向(旋转90度或处于其他取向)，且本文所使用的空间相对性用语可同样相应地作出解释。另外，为易于说明，本文中可使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所说明的相似或不同的元件或特征，且可依据存在的次序或说明的上下文而互换使用。本公开也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three-dimensional，3D)封装或三维集成电路(three-dimensionalintegratedcircuit，3DIC)装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试垫，以使得能够对三维封装或三维集成电路进行测试、对探针和/或探针卡(probecard)进行使用等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(knowngooddie)进行中间验证的测试方法来使用，以提高良率(yield)并降低成本。图1是根据本公开一些示例性实施例的封装结构的示意性三维侧视图。图2A是根据本公开一些实施例的封装结构的一部分的示意性仰视图。图3A是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的重布线路结构的金属化层的示意性放大俯视图。图3B是示出根据本公开一些示例性实施例的由虚线框B1指示的图2A所示封装结构的半导体芯片的连接垫的示意性放大俯视图。图3C是示出根据本公开一些示例性实施例的图3A所示金属化层与图3B所示连接垫之间的相对定位配置的示本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：至少一个半导体芯片，具有有源表面及分布在所述有源表面上的多个连接垫；绝缘包封体，包封所述至少一个半导体芯片；以及重布线路结构，设置在所述至少一个半导体芯片上且具有至少一个金属化层，所述至少一个金属化层具有多个金属段，其中所述重布线路结构通过所述至少一个金属化层及与所述至少一个金属化层电连接的所述多个连接垫电连接到所述至少一个半导体芯片，其中在所述至少一个半导体芯片的所述有源表面上的垂直投影中，所述多个连接垫中任意两个最邻近的连接垫之间的第一间隙的投影位置与所述至少一个金属化层的所述多个金属段中任意两个最邻近的金属段之间的第二间隙的投影位置局部地重叠。

【技术特征摘要】
2017.11.09 US 62/584,056;2018.07.06 US 16/028,4201.一种封装结构，其特征在于，包括：至少一个半导体芯片，具有有源表面及分布在所述有源表面上的多个连接垫；绝缘包封体，包封所述至少一个半导体芯片；以及重布线路结构，设置在所述至少一个半导体芯片上且具有...

【专利技术属性】
技术研发人员：郭锡瑜，李可益，朱又麟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71