半导体装置制造方法及图纸

半导体装置包括：半导体芯片、有第1部分及与半导体芯片电连接的第2部分的第1导电构件、有第3部分的第2导电构件、设于第1部分与第3部分之间的导电性的第1连接构件及有设于第1部分、第3部分及第1连接构件的周围的第1部分区域的树脂部。从第2部分向第1部分的方向沿与从半导体芯片向第2部分的方向即第1方向交叉的第2方向。第1部分有与第1连接构件对置并包括凹部及凸部的第1面。凹部有第1底部、第1距离及第2距离的至少任一个。第1底部的至少一部分相对第1方向垂直。凹部与第2部分之间的距离即第1距离比凸部与第2部分之间的距离长。凹部与第3部分之间的沿着第1方向的距离即第2距离在从第2部分向第1部分的朝向增大。

【技术实现步骤摘要】
半导体装置关联申请本申请享受以日本专利申请2017－215465号(申请日：2017年11月8日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
本专利技术的实施方式一般涉及半导体装置。
技术介绍
具有用树脂密封半导体芯片而成的半导体装置。在半导体装置中，希望抑制特性的变动。
技术实现思路
实施方式提供一种能够抑制特性的变动的半导体装置。实施方式的半导体装置包括半导体芯片、第1导电构件、第2导电构件、第1连接构件以及树脂部。上述第1导电构件包括第1部分以及第2部分。上述第2部分与上述半导体芯片电连接。从上述半导体芯片朝向上述第2部分的方向沿着第1方向。从上述第2部分朝向上述第1部分的方向沿着与上述第1方向交叉的第2方向。上述第2导电构件包括第3部分。上述第1连接构件设置于上述第1部分与上述第3部分之间，为导电性。上述树脂部包括设置于上述第1部分、上述第3部分以及上述第1连接构件的周围的第1部分区域。上述第1部分具有与上述第1连接构件对置的第1面。上述第1面包括凹部以及凸部。上述凹部具有第1底部、第1距离以及第2距离的至少任一个。上述第1底部的至少一部分相对上述第1方向垂直。上述第1距离是上述凹部与上述第2部分之间的距离，上述第1距离比上述凸部与上述第2部分之间的距离长。上述第2距离是上述凹部与上述第3部分之间的沿着上述第1方向的距离，上述第2距离在从上述第2部分向上述第1部分的朝向上增大。另一实施方式的半导体装置包括半导体芯片、第1导电构件、第2导电构件、第1连接构件以及树脂部。上述第1导电构件包括第1部分以及第2部分。上述第2部分与上述半导体芯片电连接。从上述半导体芯片朝向上述第2部分的方向沿着第1方向。从上述第2部分朝向上述第1部分的方向沿着与上述第1方向交叉的第2方向。上述第2导电构件包括第3部分以及第4构件。上述第1连接构件设置于上述第1部分与上述第3部分之间，为导电性。上述树脂部包括设置于上述第1部分、上述第3部分以及上述第1连接构件的周围的第1部分区域。上述第4部分的至少一部分没有被上述树脂部覆盖。从上述第3部分朝向上述第4部分的方向沿着与上述第1方向交叉的第3方向。上述第3部分具有与上述第1连接构件对置的第2面。上述第2面包括凹部以及凸部。上述凹部具有第2底部、第3距离以及第4距离的至少任一个。上述第2底部的至少一部分相对上述第1方向垂直。上述第3距离是上述凹部与上述第4部分之间的距离，上述第3距离比上述凸部与上述第4部分之间的距离长。上述第4距离是上述凹部与上述第1部分之间的沿着上述第1方向的距离，上述第4距离在从上述第4部分向上述第3部分的朝向上增大。附图说明图1(a)～图1(c)是例示第1实施方式涉及的半导体装置的示意图。图2是例示第1实施方式涉及的半导体装置的示意图。图3是例示与半导体装置有关的实验结果的曲线图。图4(a)以及图4(b)是例示半导体装置的截面显微镜照片图像。图5是例示第1实施方式涉及的半导体装置的示意的剖视图。图6(a)～图6(d)是例示第1实施方式涉及的另一半导体装置的示意的剖视图。图7是例示第1实施方式涉及的另一半导体装置的示意的剖视图。图8(a)～图8(d)是例示第1实施方式涉及的另一半导体装置的示意的剖视图。图9(a)～图9(c)是例示第2实施方式涉及的半导体装置的一部分的制造方法的示意的剖视图。图10(a)～图10(e)是例示第2实施方式涉及的半导体装置的制造方法的示意的剖视图。图11是例示第3实施方式涉及的半导体装置的示意的剖视图。图12是例示第3实施方式涉及的另一半导体装置的示意的剖视图。图13是例示第3实施方式涉及的另一半导体装置的截面显微镜照片图像。图14是表示半导体装置的评价结果的表。图15是表示半导体装置的评价结果的表。具体实施方式以下，参照附图并对本专利技术的各实施方式进行说明。附图是示意的或者概念的图，各部分的厚度与宽度的关系、部分间的大小的比率等无需限定于与现实相同。即使在表示相同部分的情况下，也具有根据附图而相互的尺寸、比率不同地表示的情况。在本申请说明书和各图中，对于已经给出的图，对与上述要素相同的要素标记相同的符号，并适当省略详细的说明。(第1实施方式)图1(a)～图1(c)是例示第1实施方式涉及的半导体装置的示意图。图2是例示第1实施方式涉及的半导体装置的示意图。图1(c)是立体图。图1(b)是图1(c)的A1－A2线剖视图。图1(a)以及图2是对图1(b)所示的一部分PA放大后的剖视图。对于图1(c)的B1－B2线剖面中的构成的例子在后叙述。如图1(b)以及图1(c)所示，实施方式涉及的半导体装置110包括半导体芯片10、第1导电构件21、第2导电构件22、第3导电构件23、第1连接构件41、第2连接构件42、第3连接构件43以及树脂部30。如图1(c)所示，还可以进一步设有第4导电构件24以及第5导电构件25。在1个例子中，半导体芯片10是晶体管。如图1(a)所示，半导体芯片10包括第1电极11(例如，源极电极)、第2电极12(例如，漏极电极)以及半导体层10s。在该例子中，半导体层10s设置于第1电极11与第2电极12之间。如图1(c)所示，半导体芯片10还可以进一步包括第3电极13(例如，栅极电极)。第4导电构件24例如与第3电极13电连接。第5导电构件25与第4导电构件24电连接。对于第4导电构件24以及第5导电构件25的例子在后叙述。如图1(b)所示，第1导电构件21包括第1部分p1以及第2部分p2。在该例子中，第1导电构件21还包括第1中间部分mp1。第2部分p2与半导体芯片10电连接。在该例子中，第2部分p2与第1电极11(例如，源极电极)电连接(参照图1(a))。从半导体芯片10朝向第2部分p2的方向沿着第1方向(Z轴方向)。例如，第2部分p2位于半导体芯片10的上方。将相对Z轴方向垂直的1个方向设为X轴方向。将相对Z轴方向以及X轴方向垂直的方向设为Y轴方向。从第2部分p2朝向第1部分p1的方向沿着第2方向。第2方向与第1方向(Z轴方向)交叉。在该例子中，第2方向是X轴方向。例如，第1导电构件21的至少一部分沿着X轴方向延伸。第1中间部分mp1在第2方向(X轴方向)上，位于第2部分p2与第1部分p1之间。第2方向上的第1中间部分mp1的位置位于第2方向上的第2部分p2的位置与第2方向上的第1部分p1的位置之间。在该例子中，第1中间部分mp1与第2部分p2以及第1部分p1相比位于更上方。第2导电构件22包括第3部分p3以及第4部分p4。从第3部分p3朝向第4部分p4的方向沿着第3方向。第3方向与第1方向(Z轴方向)交叉。在该例子中，第3方向是X轴方向，沿着第2方向。如图1(a)所示，第1连接构件41设置于第1部分p1与第3部分p3之间。第1连接构件41为导电性。第1连接构件41例如包括软钎料。半导体芯片10的第1电极11(例如，源极电极)经由第1导电构件21以及第1连接构件41，与第2导电构件22电连接。第2导电构件22的第4部分p4成为与外部连接的外部端子。由此，第1导电构件21将半导体芯片10与第2导电构件22(外部端子)电连接。第1导电构件21例如为连接器。另一方面，第2导电构件本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：半导体芯片；第1导电构件，包括第1部分以及第2部分，上述第2部分与上述半导体芯片电连接，从上述半导体芯片朝向上述第2部分的方向沿着第1方向，从上述第2部分朝向上述第1部分的方向沿着与上述第1方向交叉的第2方向；第2导电构件，包括第3部分；导电性的第1连接构件，设置于上述第1部分与上述第3部分之间；以及树脂部，包括设置于上述第1部分、上述第3部分以及上述第1连接构件的周围的第1部分区域，上述第1部分具有与上述第1连接构件对置的第1面，上述第1面包括凹部以及凸部，上述凹部具有第1底部、第1距离以及第2距离的至少任一个，上述第1底部的至少一部分相对上述第1方向垂直，上述第1距离是上述凹部与上述第2部分之间的距离，上述第1距离比上述凸部与上述第2部分之间的距离长，上述第2距离是上述凹部与上述第3部分之间的沿着上述第1方向的距离，上述第2距离在从上述第2部分向上述第1部分的朝向上增大。

【技术特征摘要】
2017.11.08 JP 2017-2154651.一种半导体装置，具备：半导体芯片；第1导电构件，包括第1部分以及第2部分，上述第2部分与上述半导体芯片电连接，从上述半导体芯片朝向上述第2部分的方向沿着第1方向，从上述第2部分朝向上述第1部分的方向沿着与上述第1方向交叉的第2方向；第2导电构件，包括第3部分；导电性的第1连接构件，设置于上述第1部分与上述第3部分之间；以及树脂部，包括设置于上述第1部分、上述第3部分以及上述第1连接构件的周围的第1部分区域，上述第1部分具有与上述第1连接构件对置的第1面，上述第1面包括凹部以及凸部，上述凹部具有第1底部、第1距离以及第2距离的至少任一个，上述第1底部的至少一部分相对上述第1方向垂直，上述第1距离是上述凹部与上述第2部分之间的距离，上述第1距离比上述凸部与上述第2部分之间的距离长，上述第2距离是上述凹部与上述第3部分之间的沿着上述第1方向的距离，上述第2距离在从上述第2部分向上述第1部分的朝向上增大。2.如权利要求1所述的半导体装置，其中，上述凹部从上述第1部分的两端部向内侧离开地设置。3.如权利要求1所述的半导体装置，其中，上述凸部设置有多个，上述凹部位于上述多个凸部之间。4.如权利要求1所述的半导体装置，其中，上述凹部的深度超过10μm。5.如权利要求4所述的半导体装置，其中，上述凹部的深度为60μm以下。6.如权利要求1所述的半导体装置，其中，上述半导体装置还具备导电性的第2连接构件，上述第2连接构件位于上述半导体芯片与上述第2部分之间，电连接上述半导体芯片与上述第2部分，上述树脂部还包括设置于上述第2部分以及上述第2连接构件的周围的第2部分区域。7.如权利要求1所述的半导体装置，还具备：第3导电构件，包括第5部分；以及导电性的第3连接构件，设置于上述第5部分与上述半导体芯片之间，上述树脂部还包括设置于上述第5部分以及上述第3连...

【专利技术属性】
技术研发人员：仓谷英敏，服部聪，田靡京，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP