芯片封装结构制造技术

本实用新型专利技术公开了一种芯片封装结构。所述芯片封装结构，包括：第一包封层，该第一包封层上设置有至少一个内凹的第一腔体；至少一个待封装芯片，位于所述第一腔体内，所述至少一个待封装芯片的背面朝向所述第一包封层；密封层，形成于所述第一包封层上表面以及包裹在所述至少一个待封装芯片的四周；再布线结构，形成于所述至少一个待封装芯片的正面，用于将所述至少一个待封装芯片正面的焊垫引出。

Chip Packaging Architecture

The utility model discloses a chip packaging structure. The chip encapsulation structure includes: a first encapsulation layer with at least one concave first cavity on the first encapsulation layer; at least one chip to be encapsulated in the first encapsulation body, with the back of the at least one chip to be encapsulated facing the first encapsulation layer; a sealing layer formed on the upper surface of the first encapsulation layer and encapsulated at least one core to be encapsulated. Around the chip; a re-wiring structure is formed on the front of at least one chip to be packaged for drawing out the solder pad on the front of at least one chip to be packaged.

【技术实现步骤摘要】
芯片封装结构
本公开涉及半导体
，尤其涉及一种芯片封装方法及封装结构。
技术介绍
已有技术中，一种常见的芯片封装技术主要包含下述工艺过程：首先将芯片正面通过胶带粘接在衬底晶圆上，进行晶圆级塑封，将衬底晶圆剥离，然后在芯片正面进行再布线，形成再布线层，并植焊锡球，最后将封装体切成单颗。这种封装技术由于采用胶带进行粘接，在塑封的高温过程中其粘合力较难保证，这就导致芯片在塑封过程中在塑封料模流的冲击下会产生位移，从而影响后续再布线工艺，因而封装工艺难管控且良率不高。另外，芯片直接嵌入到塑封体中，由于芯片与塑封体热膨胀系数不同，在封装过程中，温度的变化势必会产生应力，使圆片易出现较大的翘曲度，从而影响封装产品的可靠性，而在使用过程中，由于应力的存在，也易出现芯片在塑封体中移动或脱落，影响封装产品在使用过程中的可靠性。
技术实现思路
第一方面，本公开实施例提供了一种芯片封装结构，包括：第一包封层，该第一包封层上设置有至少一个内凹的第一腔体；至少一个待封装芯片，位于所述第一腔体内，所述至少一个待封装芯片的背面朝向所述第一包封层；密封层，形成于所述第一包封层上表面以及包裹在所述至少一个待封装芯片的四周；再布线结构，形成于所述至少一个待封装芯片的正面，用于将所述至少一个待封装芯片正面的焊垫引出。可选地，所述再布线结构包括：钝化层，形成于所述密封层及所述至少一个待封装芯片的正面，且与所述至少一个待封装芯片上的焊垫位置相对应处设置有第一开口；第一再布线层，形成于所述钝化层上，且通过所述第一开口与所述至少一个待封装芯片的焊垫电连接；第二包封层，形成于所述第一再布线层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。可选地，所述芯片封装结构还包括：至少一个被动元件，位于所述第一包封层上设置的至少一个内凹的第二腔体内，所述第二腔体邻近所述第一腔体设置，所述至少一个被动元件的背面朝向所述第一包封层，所述密封层还包裹在所述至少一个被动元件的四周。可选地，所述至少一个待封装芯片的背面和所述至少一个被动元件的背面中的其中之一与所述第一包封层直接接触，另外一个与所述第一包封层之间设置有所述密封层；或者所述至少一个待封装芯片的背面和所述至少一个被动元件的背面均与所述第一包封层直接接触。可选地，所述至少一个被动元件为包括多个导电凸柱的连接元件阵列，所述连接元件阵列通过绝缘材料封装成一体。可选地，所述芯片封装结构还包括：第二再布线层，形成于所述第二包封层上，且通过所述第一导电凸柱与所述第一再布线层的焊垫或连接点电连接；第三包封层，用于包封所述第二再布线层以及露出的第二包封层，并通过第二导电凸柱引出所述第二再布线层的焊垫或连接点。可选地，所述待封装芯片和第一腔体分别包括多个，每个待封装芯片分别位于一个第一腔体中。可选地，所述密封层连续不间断的形成在所述第一包封层上表面以及至少包裹在所述待封装芯片的四周。附图说明图1是根据本公开一示例性实施例提出的芯片封装方法的流程图。图2(a)～(l)是本公开一示例性实施例中芯片封装方法的工艺流程图。图3是根据本公开一示例性实施例提出的载板正面结构示意图。图4(a)～(m)示出了本公开一示例性实施例中带有被动元件的芯片封装方法工艺流程图。图5是根据本公开一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。图6是根据本公开另一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。图7是根据本公开再一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。图8是根据本公开再一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。图9是根据本公开再一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。图10是根据本公开再一示例性实施例中上述芯片封装方法得到的芯片封装结构的结构示意图。具体实施方式为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。在封装过程中，待封装芯片如果发生移动，会导致后续进行再布线时，无法预估待封装芯片移动后的位置，即有可能导致再布线层无法与待封装芯片上的焊垫精确电连接，尤其在采用大尺寸载板进行扇出封装时，这种问题尤为突出。为此，已有的一些封装方法中，会增加再布线层的线路尺寸，以便待封装芯片发生移动时，再布线层依然能够接触到待封装芯片的焊垫。但是这种方式会导致再布线层的线路尺寸较大，并且载板尺寸越大，待封装芯片的位移越大，也就导致待封装芯片的位移越难预估，以至于加大了扩充载板尺寸的难度，限制了一次封装时芯片的数量。根据本公开的各个实施例，提供了一种芯片封装方法。在封装过程中，将待封装芯片贴装于载板上，待封装芯片的正面朝向所述载板，而背面朝上，即相对载板朝外；之后形成密封层，密封层至少包裹在待封装芯片的四周，进而固定所述待封装芯片的位置；形成第一包封层，第一包封层覆盖在所述载板上，以包封住所述密封层和所述待封装芯片。在包封完成后，将载板剥离，即去除载板，暴露出待封装芯片的正面及形成在待封装芯片周围的密封层，之后可以在待封装芯片的正面进行再布线工艺。本公开的上述实施方式，通过将待封装芯片的正面贴装于载板上，并利用密封层将待封装芯片固定在载板的预定位置上，使得后续工艺中待封装芯片的位置不易发生移动，有利于扩充载板尺寸，降低了芯片封装的难度，进而节省了封装成本。图1是根据本公开一示例性实施例提出的芯片封装方法的流程图。如图1所示，芯片封装方法包括下述步骤101-105。其中：在步骤101中，将至少一个待封装芯片贴装于载板上，所述至少一个待封装芯片的背面朝上，正面朝向所述载板。图2(a)～(l)示出了本公开一示例性实施例中芯片封装方法的工艺流程图。如图2(a)所示，待封装芯片201(图中示出了多个待封装芯片)贴装于载板200。待封装芯片201与载板200之间通过粘接层202连接。在一实施例中，待封装芯片201是通过对一个半导体晶圆进行减薄、切割而成，待封装芯片201的正面是由芯片内部电路引出至芯片表面的导电电极构成，焊垫或连接点制备在这些导电电极上。在一实施例中，载板200的形状可包括：圆形、矩形或其他形状，本公开对载板200的形状不做限定。载板200可以是小尺寸的晶圆衬底，也可以是更大尺寸的载板，例如不锈钢板、聚合物基板等。利用本公开实施例的芯片封装方法，可采用的载板尺寸能够达到600*600mm，传统的芯片封装方法中，在形成包封层时，由于包封材料需要固化，而固化会引起包封材料的收缩，进而带动芯片偏离原来的贴装位置，导致后续再布线时，较难把握芯片实际位置；载板的面积越大，远离载板中心的芯片的偏移幅度就越大，再布线难度也就越大。而本公开实施例通过密封层将芯片锁定在贴装位置上，在包封层形成过程中材料发生收缩时，防止或减少的芯片的偏移，减小了封装难度，同时较现有技术可以选择更大面积的载板，使得一次封装的芯片数量更多，能够进一步降低封装成本。在一实施例中，待封装芯片201可以通过粘接层202贴装于载板200，且粘接层202可采用易剥离的材料，以便将载板200和背面封装好的待封装芯片201剥离开来，例如可采用通过加热能够使其失去粘性的热分离材料。在其他实施例中，粘本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，包括：第一包封层，该第一包封层上设置有至少一个内凹的第一腔体；至少一个待封装芯片，位于所述第一腔体内，所述至少一个待封装芯片的背面朝向所述第一包封层；密封层，形成于所述第一包封层上表面以及包裹在所述至少一个待封装芯片的四周；再布线结构，形成于所述至少一个待封装芯片的正面，用于将所述至少一个待封装芯片正面的焊垫引出。

【技术特征摘要】
2016.11.29 SG 10201610033Y;2017.03.08 SG 1020170181.一种芯片封装结构，包括：第一包封层，该第一包封层上设置有至少一个内凹的第一腔体；至少一个待封装芯片，位于所述第一腔体内，所述至少一个待封装芯片的背面朝向所述第一包封层；密封层，形成于所述第一包封层上表面以及包裹在所述至少一个待封装芯片的四周；再布线结构，形成于所述至少一个待封装芯片的正面，用于将所述至少一个待封装芯片正面的焊垫引出。2.如权利要求1所述的芯片封装结构，其中，所述再布线结构包括：钝化层，形成于所述密封层及所述至少一个待封装芯片的正面，且与所述至少一个待封装芯片上的焊垫位置相对应处设置有第一开口；第一再布线层，形成于所述钝化层上，且通过所述第一开口与所述至少一个待封装芯片的焊垫电连接；第二包封层，形成于所述第一再布线层上，且具有第二开口，所述第二开口内设置有与所述第一再布线层电连接的第一导电凸柱。3.如权利要求1或2所述的芯片封装结构，其中，还包括：至少一个被动元件，位于所述第一包封层上设置的至少一个内凹的第二腔体内...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：PEP创新私人有限公司，
类型：新型
国别省市：新加坡,SG