半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构，所述基底和栅极结构的侧壁上具有介质层，所述介质层内具有开口，所述开口底部暴露出栅极结构的顶部表面；在所述开口内和介质层上形成保护结构，所述保护结构包括：第一保护层和位于第一保护层上的第二保护层，所述第二保护层的材料与第一保护层的材料不同，第一保护层的材料与介质层的材料不同；采用第一平坦化工艺去除介质层上的第二保护层，直至暴露出第一保护层的顶部表面；所述第一平坦化工艺之后，采用第二平坦化工艺去除介质层上的第一保护层，直至暴露出介质层的顶部表面。所述方法能够提高介质层顶部表面的平整度。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a base with a gate structure on the base, a dielectric layer on the side wall of the base and gate structure, an opening in the dielectric layer, a top surface of the gate structure exposed at the bottom of the opening, and forming a protective structure in the opening and on the dielectric layer. The material of the second protective layer is different from that of the first protective layer; the material of the first protective layer is different from that of the first protective layer; the second protective layer on the dielectric layer is removed by the first flattening process until the top surface of the first protective layer is exposed; and the second flattening process is adopted after the first flattening process. The process removes the first protective layer on the dielectric layer until the top surface of the dielectric layer is exposed. The method can improve the smoothness of the top surface of the dielectric layer.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着器件尺寸的不断缩小，鳍式场效应晶体管(FinFET)逐渐代替平面器件成为先进制造工艺的主流。相比于平面器件，鳍式场效应晶体管有着高效、低能的特征，同时器件的静态电学特性也有着显著的提高。高介质常数金属栅极(HKMG)工艺的引入，进一步加强了金属栅极对沟道的控制。器件尺寸的持续缩小，鳍式场效应晶体管的制造工艺对光刻是越来越大的挑战，并且对刻蚀也提出了更高的要求。为了增大光刻和刻蚀工艺的窗口，业界引入了自对准工艺。先进工艺中的金属栅极中通常使用的自对准工艺流程是：在形成金属栅极后，采用刻蚀工艺去除一定厚度的栅极层，形成开口；形成所述开口之后，在所述开口和介质层上形成氮化层；平坦化所述氮化层，直至暴露出介质层的顶部表面为止。然而，平坦化所述氮化层，易造成介质层的性能较差。
技术实现思路
本专利技术解决的技术问题是一种半导体结构的形成方法，以提高介质层的性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有栅极结构，所述基底和栅极结构的侧壁上具有介质层，所述介质层内具有开口，所述开口底部暴露出栅极结构的顶部表面；在所述开口内和介质层上形成保护结构，所述保护结构包括：第一保护层和位于第一保护层上的第二保护层，所述第二保护层的材料与第一保护层的材料不同，所述第一保护层的材料与介质层的材料不同；采用第一平坦化工艺去除介质层上的第二保护层，直至暴露出第一保护层的顶部表面；所述第一平坦化工艺之后，采用第二平坦化工艺去除介质层上的第一保护层，直至暴露出介质层的顶部表面。可选的，所述开口的形成步骤包括：在所述基底上和栅极结构的侧壁形成介质层，所述介质层的顶部表面暴露出栅极结构的顶部表面；去除部分栅极结构，在所述介质层内形成所述开口。可选的，所述第一开口的深宽比：0.7:1～1.5:1。可选的，所述第一保护层的厚度较第二保护层的厚度薄。可选的，所述第一保护层厚度为：3纳米～10纳米。可选的，所述第二保护层的厚度为：5纳米～30纳米。可选的，第一保护层的材料包括：压应力氮化硅或者张应力氮化硅。可选的，所述第一保护层的形成工艺包括：流体化学气相沉积工艺、原子层沉积工艺或者等离子体化学气相沉积工艺。可选的，所述第二保护层的材料包括：氧化硅或者氮氧化硅；所述第二保护层的形成工艺包括：流体化学气相沉积工艺。可选的，所述保护结构还包括：位于第二保护层上的第三保护层，所述第三保护层的材料与第二保护层的材料不同。可选的，所述第三保护层的材料包括：氧化硅、氮氧化硅、拉应力氮化硅或张应力氮化硅。可选的，所述第三保护层的厚度为：5纳米～30纳米。可选的，形成所述第三保护层之后，所述第一平坦化工艺之前，还包括：采用第三平坦化工艺去除介质层上的第三保护层，直至暴露出第二保护层的顶部表面；所述第三平坦化工艺包括：化学机械研磨工艺或者干法刻蚀工艺。可选的，所述第一平坦化工艺包括：化学机械研磨工艺或者干法刻蚀工艺。可选的，所述第二平坦化工艺包括：化学机械研磨工艺或者各向同性干法刻蚀工艺。可选的，所述保护结构的厚度为：20纳米～50纳米。可选的，所述栅极结构的形成步骤包括：在所述基底上形成伪栅结构；在所述伪栅结构两侧的基底内形成源漏掺杂区；在所述基底和源漏掺杂区上形成所述介质层，所述介质层顶部暴露出伪栅结构的顶部表面；去除所述伪栅结构，在所述介质层内形成伪栅开口；在所述伪栅开口内形成所述栅极结构；所述栅极结构包括：栅介质层以及位于栅介质层上的栅极层；所述栅介质层的材料包括：高K介质材料，所述高K介质材料包括：氧化铪；所述栅极层的材料为金属，所述金属包括：钨。本专利技术还提供一种半导体结构，包括：基底，所述基底上具有栅极结构；位于所述基底和栅极结构的侧壁上的介质层，所述介质层内具有开口，所述开口底部暴露出栅极结构的顶部表面；位于开口内的保护结构，所述保护结构的顶部暴露出介质层的顶部表面。可选的，所述保护结构包括：位于所述开口内的第一保护层；第一保护层的材料包括：拉应力氮化硅或者压应力氮化硅。可选的，所述保护结构还包括：位于第一保护层上的第二保护层；所述第二保护层的材料包括：氧化硅或者氮氧化硅。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，所述保护结构包括：第一保护层和位于第一保护层上的第二保护层。由于所述第二保护层的材料与第一保护层的材料不同，使得采用第一平坦化工艺去除介质层上的第二保护层时，所述第二保护层和第一保护层具有不同的选择比，使得所述第一平坦化差异缩小。在去除介质层上第二保护层的过程中，所述第一保护层覆盖于介质层上，因此，所述第一保护层能够避免所述介质层顶部表面过早被暴露出，所述第一保护层对介质层的顶部表面进行保护。去除介质层上的第二保护层之后，采用第二平坦化工艺去除介质层上的第一保护层。所述第一保护层的材料与介质层的材料不同，使得在所述第二平坦化工艺过程中，所述第一保护层和介质层具有不同的选择比，使得第二平坦化差异缩小。因此，所述介质层的顶部表面平整，有利于提高介质层隔离半导体不同器件的性能。进一步，所述第一保护层的厚度较薄，使得形成所述第一保护层之后，所述开口顶部未闭合，使得第一保护层中无空洞。并且，所述开口顶部未闭合，有利于后续在开口内形成第二保护层。进一步，所述第二保护层的材料包括：氧化硅或者氮氧化硅。所述第二保护层的形成工艺包括：流体化学气相沉积工艺，采用流体化学气相沉积工艺形成的所述第二保护层对开口的填充能力较强，使得形成的保护结构中无空洞，有利于提高保护结构的绝缘性能。进一步，所述保护结构还包括：位于第二保护层上的第三保护层，所述第三保护层的材料与第二保护层的材料不同，使得采用第三平坦化工艺去除介质层上的第三保护层时，所述第三保护层和第二保护层具有不同的选择比，使得第三平坦化差异缩小。在去除介质层上的第三保护层的过程中，所述第二保护层覆盖与介质层上，所述第二保护层用于进一步保护介质层的顶部表面，防止介质层顶部表面受到损伤，有利于进一步降低介质层顶部表面的损伤，从而提高介质层表面的平整度。附图说明图1至图3是一种半导体结构的形成方法各步骤的结构示意图；图4至图9是本专利技术半导体结构的形成方法一实施例各步骤的结构示意图；图10至图13本专利技术半导体结构的形成方法另一实施例各步骤的结构示意图。具体实施方式正如
技术介绍
所述，所述介质层的性能较差。图1至图3是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底100，所述基底100上具有栅极结构101，所述基底100上以及栅极结构101的侧壁上具有介质层102，所述介质层102的顶部表面暴露出栅极结构101的顶部表面；去除部分所述栅极结构101，在所述介质层102内形成开口103，所述开口103的底部暴露出栅极结构101的顶部表面。请参考图2，在所述介质层102上和开口103(见图1)内形成保护膜104。请参考图3，平坦化所述保护膜104，直至暴露出介质层102的顶部表面，在所述开口103内形成保护层105。然而，采用上述方法制备的半导体性能较差，原因在于：上述方法中，后续在介质层102中本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述基底和栅极结构的侧壁上具有介质层，所述介质层内具有开口，所述开口底部暴露出栅极结构的顶部表面；在所述开口内和介质层上形成保护结构，所述保护结构包括：第一保护层和位于第一保护层上的第二保护层，所述第二保护层的材料与第一保护层的材料不同，所述第一保护层的材料与介质层的材料不同；采用第一平坦化工艺去除介质层上的第二保护层，直至暴露出第一保护层的顶部表面；所述第一平坦化工艺之后，采用第二平坦化工艺去除介质层上的第一保护层，直至暴露出介质层的顶部表面。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有栅极结构，所述基底和栅极结构的侧壁上具有介质层，所述介质层内具有开口，所述开口底部暴露出栅极结构的顶部表面；在所述开口内和介质层上形成保护结构，所述保护结构包括：第一保护层和位于第一保护层上的第二保护层，所述第二保护层的材料与第一保护层的材料不同，所述第一保护层的材料与介质层的材料不同；采用第一平坦化工艺去除介质层上的第二保护层，直至暴露出第一保护层的顶部表面；所述第一平坦化工艺之后，采用第二平坦化工艺去除介质层上的第一保护层，直至暴露出介质层的顶部表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的形成步骤包括：在所述基底上和栅极结构的侧壁形成介质层，所述介质层的顶部表面暴露出栅极结构的顶部表面；去除部分栅极结构，在所述介质层内形成所述开口。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的深宽比为：0.7:1～1.5:1。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度较第二保护层的厚度薄。5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一保护层的厚度为：3纳米～10纳米。6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第二保护层的厚度为：5纳米～30纳米。7.如权利要求1所述的半导体结构的形成方法，其特征在于，第一保护层的材料包括：拉应力氮化硅或者压应力氮化硅。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一保护层的形成工艺包括：流体化学气相沉积工艺、原子层沉积工艺或者等离子体化学气相沉积工艺。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料包括：氧化硅或者氮氧化硅；所述第二保护层的形成工艺包括：流体化学气相沉积工艺。10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护结构还包括：位于第二保护层上的第三保护层，所述第三保护层的材料与第二保护层的材料不同。11.如权利要求10所述的半导体结构的形成方法，其特征在于，所...

【专利技术属性】
技术研发人员：肖长永，朱小娜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31