半导体装置制造方法及图纸

实施方式提供一种具有较高的雪崩耐量的半导体装置。实施方式的半导体装置在配置有发射极层的单元区域中的集电极电极与第1导电型基极层之间设有第2导电型的第1集电极层。在配置有栅极布线的边界区域中的集电极电极与第1导电型基极层之间设有第2导电型的第2集电极层。第2集电极层中的第2导电型杂质浓度的峰值比第1集电极层中的第2导电型杂质浓度的峰值高。

Semiconductor Device

The embodiment provides a semiconductor device with high avalanche tolerance. In the semiconductor device of the embodiment, a second conductive first collector layer is arranged between the collector electrode in a unit area with an emitter layer and the first conductive base layer. A second collector layer of the second conductive type is arranged between the collector electrode and the first conductive base layer in the boundary area with grid wiring. The peak value of the second conductive impurity concentration in the second collector layer is higher than that of the second conductive impurity concentration in the first collector layer.

【技术实现步骤摘要】
半导体装置本申请基于日本专利申请第2017－127267号(申请日：2017年6月29日)主张优先权，本申请通过参照该基础申请而包含该基础申请的全部内容。
本专利技术的实施方式涉及半导体装置。
技术介绍
将使用开关功能、放大、整流功能进行电力变换的半导体设备称作功率半导体设备。作为这样的功率半导体设备，主要的是：作为开关元件有双极型晶体管、晶闸管、MOSFET(MetalOxideSiliconFieldEffectTransistor)、IGBT(Insulated－GateBipolarTransistor，绝缘栅双极型晶体管)；作为整流元件有pn二极管、pin二极管(p－intrinsic－nDiode)、SBD(ShottkyBarrierDiode，肖特基势垒二极管)等的二极管。其中，作为双极元件的IGBT由于拥有由MOS栅极带来的高速动作、低损失驱动、高耐压化、大电流驱动、较大的安全动作区域，所以在许多领域被使用，也被积极地进行开发。IGBT虽然与作为单极元件的MOSFET在高速动作方面稍差，但即使进行高耐压展开也为低损失，能够进行大电流驱动，所以应用范围较宽。在这样的IGBT的重要的设计事项之一中，有雪崩耐量，该雪崩耐量用于即使在开关动作时发生了雪崩现象的状态下元件也不破坏。
技术实现思路
技术方案提供一种具有较高的雪崩耐量的半导体装置。技术方案的半导体装置具备：半导体层，具有第1主面和第2主面；集电极电极，设在上述第1主面上；发射极电极，设在上述第2主面上；栅极电极，设在上述第2主面侧的上述半导体层内，在第1方向上延伸；栅极布线，设在上述第2主面上，在与上述第1方向交叉的第2方向上延伸，与上述栅极电极连接；以及绝缘膜，设在上述栅极电极与上述半导体层之间。上述半导体层具有：第1导电型基极层；第2导电型基极层，设在上述第1导电型基极层与上述发射极电极之间；第1导电型的发射极层，设在上述第2导电型基极层与上述发射极电极之间，与上述发射极电极连接；第2导电型的第1集电极层，设在配置有上述发射极层的单元区域中的上述集电极电极与上述第1导电型基极层之间；第2导电型的第2集电极层，设在配置有上述栅极布线的边界区域中的上述集电极电极与上述第1导电型基极层之间，上述第2集电极层中的第2导电型杂质浓度的峰值比上述第1集电极层中的第2导电型杂质浓度的峰值高。附图说明图1是实施方式的半导体装置的示意俯视图。图2是实施方式的半导体装置的示意俯视图。图3是图1的A－A剖视图。图4(a)是图3中的一部分的放大图，图4(b)是图2的B－B剖视图。图5是图2的C－C剖视图。图6(a)是通过模拟得到的IGBT的电流密度的分布图，图6(b)是集电极层的空穴注入效率比图6(a)低的情况下通过模拟得到的IGBT的电流密度的分布图。具体实施方式以下，参照附图对实施方式进行说明。另外，在各图中，对相同的要素赋予相同的标号。在以下的实施方式中，设第1导电型为n型、第2导电型为p型而进行说明，但也可以设第1导电型为p型，设第2导电型为n型。此外，在实施方式中，假设半导体材料为硅，但半导体材料并不限于硅，例如也可以是碳化硅、氮化镓、氧化镓等。此外，在以下的实施方式中，杂质浓度及杂质数分别可以换称作载流子浓度和载流子数。图1是实施方式的半导体装置的芯片的示意俯视图。图2是表示栅极电极51及半导体层表面的各层的布局的一例的示意俯视图。图3是图1的A－A剖视图。图4(a)是图3中的一部分的放大图，图4(b)是图2的B－B剖视图。图5是图2的C－C剖视图。实施方式的半导体装置是如图3～图5所示在集电极电极11与发射极电极12之间设有半导体层20、电流在将集电极电极11与发射极电极12连结的方向(纵向)上流动的纵型IGBT构造的设备。半导体层20拥有第1主面(图3～图5中的下表面)和其相反侧的第2主面(图3～图5中的上表面)，集电极电极11设在第1主面上，发射极电极12设在第2主面上。在图1及图2中，将在相对于半导体层20的第1主面或第2主面平行的面内正交的2方向设为X方向及Y方向。实施方式的半导体装置如图3所示，具有多个单元(cell)区域100、和位于多个单元区域100之间的边界的边界区域(或栅极布线区域)200。在单元区域100的外侧，以将单元区域100包围的方式形成有未图示的末端区域。首先，参照图5对单元区域100的构造进行说明。半导体层20是掺杂有杂质的硅层。单元区域100中的半导体层20具有p+型的第1集电极层21、n型的缓冲层23、n－型基极层(或漂移层)24、p型基极层25、n+型的发射极层26和p+型的基极接触层27(图2所示)。缓冲层23及发射极层26的n型杂质浓度比n－型基极层24的n型杂质浓度高。杂质浓度例如表示峰值。第1集电极层21被设置在集电极电极11上，接触在集电极电极11上。在第1集电极层21上设有缓冲层23。在缓冲层23上设有n－型基极层24。n－型基极层24上设有p型基极层25。在p型基极层25上设有发射极层26。如图2所示，多个发射极层26在X方向上相互离开而被有选择地形成在p型基极层25的表面上，在Y方向上延伸。在p型基极层25的表面上，还形成有在Y方向上延伸的基极接触层27。发射极层26和基极接触层27在X方向上交替地排列。实施方式的半导体装置具有沟槽栅极构造的栅极电极51。如图5所示，在第2主面侧的半导体层20内设有栅极电极51。在栅极电极51的侧面与半导体层20之间、以及栅极电极51的底侧与半导体层20之间设有绝缘膜41。绝缘膜41例如是硅氧化膜。在形成在半导体层20的第2主面侧的沟槽的内壁上例如用热氧化法形成绝缘膜41，在该绝缘膜41的内侧作为栅极电极51而埋入例如多晶硅。如图2所示，多个栅极电极51在X方向上延伸，在Y方向上相互离开。如图5所示，栅极电极51将发射极层26及p型基极层25贯通而达到n－型基极层24。栅极电极51的侧面隔着绝缘膜(栅极绝缘膜)41与发射极层26及p型基极层25对置。在栅极电极51上设有层间绝缘膜42。以将层间绝缘膜42覆盖的方式，在发射极层26上设置发射极电极12，发射极电极12接触在发射极层26上。发射极电极12如图4(b)所示，也被设置在基极接触层27上，接触在基极接触层27上。如图1所示，在1个芯片内，发射极电极12被分割为多个。在发射极电极12的周围及分割的发射极电极12之间形成有栅极布线13。配置在被分割的发射极电极12之间的栅极布线13在Y方向上延伸。发射极电极12及栅极布线13如图3所示，形成在设于半导体层20及栅极电极51之上的层间绝缘膜42的上表面上。在该层间绝缘膜42的上表面上，也形成有图1所示的栅极焊盘15。如图1所示，配置在发射极电极12的周围的栅极布线13、配置在被分割的发射极电极12之间的1条栅极布线13及栅极焊盘15被一体地形成，并相互连续。集电极电极11、发射极电极12、栅极布线13及栅极焊盘15由金属材料等构成。如图3所示，栅极布线13被绝缘膜45覆盖。在发射极电极12的上表面及栅极焊盘15的上表面上，接合着金属线或板状的连接器。集电极电极11被接合在引线框上。如图4(b)所示，在单元区域100中配置有多个发射极层26。在栅极布本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具备：半导体层，具有第1主面和第2主面；集电极电极，设在上述第1主面上；发射极电极，设在上述第2主面上；栅极电极，设在上述第2主面侧的上述半导体层内，在第1方向上延伸；栅极布线，设在上述第2主面上，在与上述第1方向交叉的第2方向上延伸，与上述栅极电极连接；以及绝缘膜，设在上述栅极电极与上述半导体层之间，上述半导体层具有：第1导电型基极层；第2导电型基极层，设在上述第1导电型基极层与上述发射极电极之间；第1导电型的发射极层，设在上述第2导电型基极层与上述发射极电极之间，与上述发射极电极连接；第2导电型的第1集电极层，设在配置有上述发射极层的单元区域中的上述集电极电极与上述第1导电型基极层之间；第2导电型的第2集电极层，设在配置有上述栅极布线的边界区域中的上述集电极电极与上述第1导电型基极层之间，上述第2集电极层中的第2导电型杂质浓度的峰值比上述第1集电极层中的第2导电型杂质浓度的峰值高。

【技术特征摘要】
2017.06.29 JP 2017-1272671.一种半导体装置，其中，具备：半导体层，具有第1主面和第2主面；集电极电极，设在上述第1主面上；发射极电极，设在上述第2主面上；栅极电极，设在上述第2主面侧的上述半导体层内，在第1方向上延伸；栅极布线，设在上述第2主面上，在与上述第1方向交叉的第2方向上延伸，与上述栅极电极连接；以及绝缘膜，设在上述栅极电极与上述半导体层之间，上述半导体层具有：第1导电型基极层；第2导电型基极层，设在上述第1导电型基极层与上述发射极电极之间；第1导电型的发射极层，设在上述第2导电型基极层与上述发射极电极之间，与上述发射极电极连接；第2导电型的第1集电极层，设在配置有上述发射极层的单元区域中的上述集电极电极与上述第1导电型基极层之间；第2导电型的第2集电极层，设在配置有上述栅极布线的边界区域中的上述集电极电极与上述第1导电型基极层之间，上述第2集电极层中的第2导电型杂质浓度的峰值比上述第1集电极层中的第2导电型杂质浓度的峰值高。2.一种半导体装置，其中，具备：半导体层，具有第1主面和第2主面；集电极电极，设在上述第1主面上；发射极电极，设在上述第2主面上；栅极电极，设在上述第2主面侧的上述半导体层内，在第1方向上延伸；栅极布线，设在上述第2主面上，在与上述第1方向交叉的第2方向上延伸，与上述栅极电极连接；以及栅极绝缘...

【专利技术属性】
技术研发人员：末代知子，
申请(专利权)人：株式会社东芝，东芝电子元件及存储装置株式会社，
类型：发明
国别省市：日本,JP