肖特基器件结构及其制造方法技术

本发明专利技术提供一种肖特基器件结构及其制造方法，包括：N型外延层，其形成有多个第一沟槽以及位于第一沟槽外围区域的第二沟槽；氧化层及多晶硅，形成于第一沟槽及第二沟槽内；第三沟槽，去除第一沟槽内的部分多晶硅及氧化层而成；金属硅化物，形成于第三沟槽的底部及侧壁；导电材料，填充于第三沟槽内；以及上金属电极结构。本发明专利技术可有效增加肖特基区域面积，降低正向导通电压VF；并且利用沟槽结构，降低了漏电流IR；同时在测试和封装打线的金属与下方器件层间增加介质层，以缓冲外界应力的作用，使外来压应力通过介质层分散到整个芯片。本发明专利技术的肖特基结从平面结构改为垂直结构，使外加压应力不直接作用到肖特基势垒，可以增大封装工艺窗口。

【技术实现步骤摘要】
肖特基器件结构及其制造方法
本专利技术涉及一种半导体器件结构及其制造方法，特别是涉及一种肖特基器件结构及其制造方法。
技术介绍
随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。现有的肖特基二极管一般是贵金属(金、银、铝、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体朝向贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属向N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。可见，肖特基二极管是基于金属和半导体接触的整流特性进行工作的多数载流子器件，具有正向压降低、反向恢复电流小、开关速度快、噪声系数小、功耗低等特点，目前广泛应用于开关电源、变频器、驱动器等领域。现有的肖特基多为平面结构的肖特基器件，如图1所示，以及沟槽结构的肖特基器件，如图2所示。平面结构的肖特基器件的优点为相对较低的正向导通电压VF，缺点为其漏电流IR较高；沟槽结构的肖特基器件的优点为可以通过沟槽结构降低漏电流IR；缺点为正向导通电压VF相对较高，由于沟槽结构使器件本身有较大的应力，因此对外界应力比较敏感。在实际应用中，由于肖特基为表面器件，因此在芯片级测试和封装之后终测，容易受到测试压力和封装应力的影响，而造成器件漏电偏高，封装后测试实效，重测不尽，可靠性失效等。基于以上所述，提供一种能够综合沟槽型肖特基和平面型肖特基的优点，解决沟槽型肖特基器件的封装测试问题，并有效提高器件综合性能的新型的肖特基器件结构实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种肖特基器件结构及其制造方法，以综合沟槽型肖特基和平面型肖特基的优点，解决沟槽型肖特基器件的封装测试问题，并有效提高器件综合性能。为实现上述目的及其他相关目的，本专利技术提供一种肖特基器件结构的制造方法，所述制造方法包括：1)于N型外延层上形成多个第一沟槽以及位于所述多个第一沟槽外围区域的第二沟槽；2)于所述第一沟槽及第二沟槽表面形成氧化层，并于所述第一沟槽及第二沟槽内填充多晶硅；3)去除所述第一沟槽内的部分多晶硅及氧化层，形成第三沟槽，保留所述第二沟槽内的多晶硅及氧化层；4)于所述第三沟槽的底部及侧壁形成肖特基金属层，并退火形成金属硅化物；5)于所述第三沟槽内填充导电材料；以及6)制作上金属电极结构。优选地，步骤2)中，采用热氧化方法于所述第一沟槽及第二沟槽表面形成氧化层，所述氧化层的厚度为50nm～1000nm。优选地，步骤2)中，采用化学气相沉积法于所述第一沟槽及第二沟槽内填充多晶硅，所述多晶硅的掺杂浓度为1019～1021/cm3，并采用干法刻蚀工艺将所述多晶硅回刻至所述第一沟槽及第二沟槽的顶面。优选地，步骤3)中，采用光刻-刻蚀工艺去除所述第一沟槽内的部分多晶硅，然后采用湿法刻蚀去除所述第一沟槽侧壁裸露的氧化层，以形成所述第三沟槽。优选地，所述第三沟槽的深度为所述第一沟槽深度的0.2～0.8倍。优选地，所述第三沟槽的深度为所述第一沟槽深度的0.4～0.6倍。优选地，步骤4)包括：4-1)采用溅射工艺于所述第三沟槽的底部及侧壁形成肖特基金属层，所述肖特基金属层的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种；4-2)采用快速热处理方法或炉退火的方法所述肖特基金属层与所述第三沟槽的底部及侧壁形成金属硅化物，以形成肖特基结。优选地，步骤5)中，采用溅射、蒸镀方法或其结合于所述第三沟槽内填充导电材料，所述导电材料包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。优选地，步骤6)包括：6-1)采用化学气相沉积法于所述N型外延层、所述第一沟槽及所述第二沟槽上形成介质层；6-2)采用光刻-刻蚀工艺于所述介质层中打开金属连线孔；6-3)采用溅射、蒸镀方法或其结合于所述金属连线孔内填充电极材料，所述电极材料包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。本专利技术还提供一种肖特基器件结构，包括：N型外延层，所述N型外延层中形成有多个第一沟槽以及位于所述多个第一沟槽外围区域的第二沟槽；氧化层，形成于所述第一沟槽及第二沟槽表面；多晶硅，填充于所述第一沟槽及第二沟槽内；第三沟槽，去除所述第一沟槽内的部分多晶硅及氧化层而成；金属硅化物，形成于所述第三沟槽的底部及侧壁，以形成肖特基结；导电材料，填充于所述第三沟槽内；以及上金属电极结构。优选地，所述氧化层的厚度为50nm～1000nm，所述多晶硅的掺杂浓度为1019～1021/cm3。优选地，所述第三沟槽的深度为所述第一沟槽深度的0.2～0.8倍。优选地，所述第三沟槽的深度为所述第一沟槽深度的0.5～0.6倍。优选地，所述金属硅化物的金属材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种。优选地，所述导电材料包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。优选地，所述上金属电极结构包括：介质层，形成于所述N型外延层、所述第一沟槽及所述第二沟槽上；金属连线孔，形成于所述介质层中；以及电极材料，填充于所述金属连线孔内，所述电极材料包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。如上所述，本专利技术的肖特基器件结构及其制造方法，具有以下有益效果：本专利技术解决了沟槽型肖特基器件容易受外界测试或者封装应力的影响而产生漏电偏大的问题，通过综合沟槽型肖特基和平面型肖特基的优点，提出一种新型的肖特基器件与结构。本专利技术的肖特基器件结构首先将平面的肖特基势垒转换为垂直结构，使肖特基结不直接位于外界测试和封装的金属层下方，以达到避开直接的外界压应力。本专利技术的肖特基器件结构相对于传统的沟槽型肖特基，增加肖特基区域面积，降低正向导通电压V本文档来自技高网...

【技术保护点】
1.一种肖特基器件结构的制造方法，其特征在于，所述制造方法包括：1)于N型外延层上形成多个第一沟槽以及位于所述多个第一沟槽外围区域的第二沟槽；2)于所述第一沟槽及第二沟槽表面形成氧化层，并于所述第一沟槽及第二沟槽内填充多晶硅；3)去除所述第一沟槽内的部分多晶硅及氧化层，形成第三沟槽，保留所述第二沟槽内的多晶硅及氧化层；4)于所述第三沟槽的底部及侧壁形成肖特基金属层，并退火形成金属硅化物；5)于所述第三沟槽内填充导电材料；6)制作上金属电极结构。

【技术特征摘要】
1.一种肖特基器件结构的制造方法，其特征在于，所述制造方法包括：1)于N型外延层上形成多个第一沟槽以及位于所述多个第一沟槽外围区域的第二沟槽；2)于所述第一沟槽及第二沟槽表面形成氧化层，并于所述第一沟槽及第二沟槽内填充多晶硅；3)去除所述第一沟槽内的部分多晶硅及氧化层，形成第三沟槽，保留所述第二沟槽内的多晶硅及氧化层；4)于所述第三沟槽的底部及侧壁形成肖特基金属层，并退火形成金属硅化物；5)于所述第三沟槽内填充导电材料；6)制作上金属电极结构。2.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤2)中，采用热氧化方法于所述第一沟槽及第二沟槽表面形成氧化层，所述氧化层的厚度为50nm～1000nm。3.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤2)中，采用化学气相沉积法于所述第一沟槽及第二沟槽内填充多晶硅，所述多晶硅的掺杂浓度为1019～1021/cm3，并采用干法刻蚀工艺将所述多晶硅回刻至所述第一沟槽及第二沟槽的顶面。4.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤3)中，采用光刻-刻蚀工艺去除所述第一沟槽内的部分多晶硅，然后采用湿法刻蚀去除所述第一沟槽侧壁裸露的氧化层，以形成所述第三沟槽。5.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：所述第三沟槽的深度为所述第一沟槽深度的0.2～0.8倍。6.根据权利要求5所述的肖特基器件结构的制造方法，其特征在于：所述第三沟槽的深度为所述第一沟槽深度的0.4～0.6倍。7.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤4)包括：4-1)采用溅射工艺于所述第三沟槽的底部及侧壁形成肖特基金属层，所述肖特基金属层的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种；4-2)采用快速热处理方法或炉退火的方法所述肖特基金属层与所述第三沟槽的底部及侧壁形成金属硅化物，以形成肖特基结。8.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤5)中，采用溅射、蒸镀方法或其结合于所述第三沟槽内填充导电材料，所述导电材料包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。9.根据权利要求1所述的肖特基器件结构的制造方法，其特征在于：步骤6)包括：6-1)采...

【专利技术属性】
技术研发人员：陈茜，蒋建，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆,50