具有铁电层的半导体器件及其制造方法技术

在根据本公开的实施例的半导体器件的制造方法中，在衬底上形成包括交替层叠的层间绝缘层和层间牺牲层的层叠结构。在衬底上形成穿过层叠结构的沟槽。在沟槽的侧壁上形成晶体状衬垫绝缘层。在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层。选择性地去除层间牺牲层和晶体状衬垫绝缘层，以形成选择性地暴露铁电绝缘层的凹部。用导电层填充凹部以形成电极层。

【技术实现步骤摘要】
具有铁电层的半导体器件及其制造方法相关申请的交叉引用本申请要求在2017年5月31日提交的申请号为10-2017-0067730的韩国专利申请的优先权，其通过引用整体合并于此。
本公开的各种实施例总体而言涉及一种半导体器件，更具体地，涉及具有铁电层的半导体器件及其制造方法。
技术介绍
近年来，研发了一种通过改变薄膜的电阻来记录信号信息的半导体器件。半导体器件中的存储元件的电阻状态对应于外部施加的电流或电压而可逆地变化，并且已改变的电阻状态可以以非易失性的方式储存为预定的电信号信息。非易失性储存器件可以包括，例如，磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(ReRAM)、铁电式存储器等。同时，随着设计规则的减小和集成度的增加，已经持续对能保证结构稳定性和储存操作的可靠性两者的半导体器件的结构进行了研究。最近，作为研究的结果，提出了一种三维储存单元结构。
技术实现思路
根据本公开的一个方面，公开了一种半导体器件的制造方法。在半导体器件的制造方法中，在衬底上形成包括交替层叠的层间绝缘层和层间牺牲层的层叠结构。在衬底上形成穿过层叠结构的沟槽。在沟槽的侧壁上形成晶体状衬垫绝缘层。在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层。选择性地去除层间牺牲层和晶体状衬垫绝缘层，以形成选择性地暴露铁电绝缘层的凹部。用导电材料填充凹部以形成电极层。根据本公开的另一个方面，公开了一种半导体器件。半导体器件包括层叠结构，该层叠结构包括在衬底上交替层叠的层间绝缘层和电极层。此外，半导体器件包括沟槽，该沟槽穿过衬底上的层叠结构，并且将层间绝缘层的侧表面和电极层的侧表面暴露在沟槽的侧壁中。此外，半导体器件包括铁电绝缘层和晶体状衬垫绝缘层，该铁电绝缘层设置在穿过衬底上的层叠结构的沟槽的侧壁上，该晶体状衬垫绝缘层设置在沟槽中的层间绝缘层的侧壁表面与铁电绝缘层的侧壁表面之间。附图说明图1是示意性地示出根据本公开的实施例的半导体器件的电路图。图2A是示意性地示出根据本公开的实施例的半导体器件的截面图。图2B是图2A的区域M的放大视图。图3是示意性地示出根据本公开的实施例的半导体器件的制造方法的流程图。图4至图15是示意性地示出根据本公开的实施例的半导体器件的制造方法的截面图。具体实施方式在下文中将参照附图来描述各种实施例。在附图中，为了图示清楚，可以夸大层和区域的尺寸。就观察者的视角来描述附图。如果一个元件被称为位于另一元件上，则可以理解为，该元件直接位于另一元件上，或者可以在该元件与另一个元件之间插入另外的元件。在整个说明书中，相同的附图标记指代相同的元件。此外，除非在上下文中另外明确地使用，否则单词的单数形式的表达应该被理解为包括单词的复数形式。可以理解，术语“包括”或“具有”旨在指定特征、数量、步骤、操作、元件、部分或其组合的存在，但不用于排除存在或可能添加一个或多个其他特征、数量、步骤、操作、组件、部分或其组合。此外，在执行方法或制造方法时，构成该方法的每个工艺可以与所规定的顺序不同地发生，除非在上下文中明确描述了特定顺序。换言之，每个工艺可以以与所述顺序相同的方式来执行，可以基本上同时执行，或者可以以相反的顺序来执行。图1是示意性地示出根据本公开的实施例的半导体器件10的电路图。在这个实施例中，半导体器件10可以包括应用铁电绝缘层作为栅极电介质层的晶体管型存储单元。参照图1，半导体器件10可以包括具有多个串10a和10b的单元阵列，每个串10a和10b的一端可以连接到公共源极线SL，并且每个串10a和10b的另一端可以连接到不同的位线BL1和BL2。尽管在图1中，为了便于解释，示出了串10a和10b的配置具有第一串10a和第二串10b，但本公开不一定限于此，并且构成单元阵列的串的数量不受限制。第一串10a可以具有彼此串联连接的第一存储单元晶体管至第六存储单元晶体管MC1、MC2、MC3、MC4、MC5和MC6。第二串10b可以具有彼此串联连接的第七存储单元晶体管至第十二存储单元晶体管MC7、MC8、MC9、MC10、MC11和MC12。为了便于说明，尽管在图1中示出第一串10a和第二串10b每个都设有六个存储单元晶体管，但是本公开并不一定限于此，并且构成第一串10a和第二串10b的存储单元晶体管的数量不限于六个。如图1所示，第一单元串10a中的第一存储单元晶体管至第六存储单元晶体管MC1、MC2、MC3、MC4、MC5和MC6可以连接到不同的第一字线至第六字线WL1、WL2、WL3、WL4、WL5和WL6。同样，第二串10b中的第七存储单元晶体管至第十二存储单元晶体管MC7、MC8、MC9、MC10、MC11和MC12可以连接到不同的第七字线至第十二字线WL7、WL8、WL9、WL10、WL11和WL12。在一个实施例中，第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12中的每一个可以包括铁电绝缘层以作为栅极电介质层。在第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12的每一个中，当为阈值电压或更高电压的栅极电压通过第一字线至第六字线WL1、WL2、WL3、WL4、WL5和WL6被施加到栅电极层时，铁电绝缘层中的电偶极子可以在预定方向上被极化。此外，即使在完成栅极电压的施加之后，铁电绝缘层仍能维持电偶极子的极化状态。对应的第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12的沟道电阻ch1、ch2、……和ch12可以根据铁电绝缘层的极化状态而变化。此时，沟道电阻ch1、ch2、……和ch12可以是由沿第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12的源极区域与漏极区域之间的沟道层传导的载流子所表示的电阻。第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12中的铁电绝缘层的电偶极子的极化状态可以以非易失性方式来记录，并且第一存储单元晶体管至第十二存储单元晶体管MC1、MC2、……和MC12的沟道电阻ch1、ch2、……和ch12可以被确定或测量为对应于极化状态。根据本公开的一个实施例的半导体器件的驱动方法，可以独立地控制从第一字线至第六字线WL1、WL2、WL3、WL4、WL5和WL6施加的栅极电压。因此，可以独立地确定或控制构成第一串10a的存储单元晶体管MC1、MC2、MC3、MC4、MC5和MC6的沟道电阻。同时，将第一串10a的总沟道电阻确定为彼此串联连接的存储单元晶体管MC1、MC2、MC3、MC4、MC5和MC6的沟道电阻之和。因此，多个不同的电信号可以通过独立地控制施加到存储单元晶体管MC1、MC2、MC3、MC4、MC5和MC6的栅电极层的栅极电压而储存在第一串10a中。同样，多个不同的电信号可以通过独立地控制施加到存储单元晶体管MC7、MC8、MC9、MC10、MC11和MC12的栅电极层的栅极电压而储存在第二串10b中。根据本公开的一个实施例，半导体器件可以以三维结构实现，在该三维结构中多个存储单元晶体管垂直地层叠在源极线与位线之间，如下所述。图2A是示意性地示出根据本公开的实施例的半导体器件20的截面图。图2B是图2A的区域M的放大视图。根据本公开的实施例的半导体器件本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，所述方法包括：在衬底上形成层叠结构，所述层叠结构包括交替层叠的层间绝缘层和层间牺牲层；在衬底上形成穿过层叠结构的沟槽；在沟槽的侧壁表面上形成晶体状衬垫绝缘层；在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层；选择性地去除层间牺牲层和晶体状衬垫绝缘层以形成选择性地暴露铁电绝缘层的凹部；以及通过用导电层填充凹部来形成电极层。

【技术特征摘要】
2017.05.31 KR 10-2017-00677301.一种半导体器件的制造方法，所述方法包括：在衬底上形成层叠结构，所述层叠结构包括交替层叠的层间绝缘层和层间牺牲层；在衬底上形成穿过层叠结构的沟槽；在沟槽的侧壁表面上形成晶体状衬垫绝缘层；在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层；选择性地去除层间牺牲层和晶体状衬垫绝缘层以形成选择性地暴露铁电绝缘层的凹部；以及通过用导电层填充凹部来形成电极层。2.如权利要求1所述的方法，其中，层间绝缘层和层间牺牲层彼此具有刻蚀选择性。3.如权利要求1所述的方法，其中，晶体状衬垫绝缘层的晶格常数不同于铁电绝缘层的晶格常数。4.如权利要求1所述的方法，其中，形成晶体状衬垫绝缘层的步骤包括：沿沟槽的内壁形成非晶态金属氧化物层；以及通过热处理使金属氧化物层晶化。5.如权利要求4所述的方法，其中，金属氧化物层包括从氧化镁、氧化钙、氧化锶、氧化钡、氧化铝、氧化镓、氧化钇、氧化钪、氧化钽、氧化锆、铪锆氧化物、氧化钛、氧化镧、氧化钆、锆硅氧化物、铪硅氧化物和钛硅氧化物组成的组中选择的至少一种。6.如权利要求1所述的方法，其中，形成铁电绝缘层和沟道层的步骤包括：在晶体状衬垫绝缘层上形成非晶铁电材料层；在铁电材料层上形成半导体材料层；以及通过使用晶体状衬垫绝缘层作为覆盖层的热处理来使铁电材料层晶化。7.如权利要求6所述的方法，还包括：在形成铁电材料层之后在铁电材料层上形成界面绝缘层并且在界面绝缘层上形成半导体材料层；其中，界面绝缘层包括氧化硅或氧化铝。8.如权利要求1所述的方法，其中，铁电绝缘层包括氧化铪、氧化锆和铪锆氧化物中的至少一种。9.如权利要求8所述的方法，其中，铁电绝缘层包括从碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr和钆Gd组成的组中选择的至少一种。10.如权利要求1所述的方法，其中，形成所述凹部的步骤包括：通过湿法刻蚀选择性地去除层间牺牲层，以暴露...

【专利技术属性】
技术研发人员：刘香根，金重植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR