包括导电凸块互连的半导体器件制造技术

公开了一种半导体器件，所述半导体器件包括以阶梯式偏移配置堆叠的半导体裸片，其中，不同层级上的半导体裸片的裸片键合焊盘使用一个或多个导电凸块而互连。

Semiconductor devices including conductive bump interconnection

A semiconductor device is disclosed. The semiconductor device includes a stacked bare sheet of semiconductor with step offset configuration, in which bare sheet bonding pads of bare sheets of semiconductor at different levels are interconnected by one or more conductive bumps.

【技术实现步骤摘要】
包括导电凸块互连的半导体器件
技术介绍
对便携式消费电子产品的需求的强劲增长正在驱动对高容量存储设备的需要。非易失性半导体存储器设备(比如闪存存储卡)正变得广泛用于满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固的设计与其高可靠性和大容量一起使得此类存储器设备对用于许多电子设备是理想的，包括例如数码相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝电话。虽然已知许多不同的封装体配置，但是闪存存储卡一般可以被制造成系统级封装(SiP)或多芯片模块(MCM)，其中，多个裸片安装且互连在小占用面积衬底上。衬底总体上可以包括刚性电介质基底，刚性电介质基底具有在一侧或两侧上蚀刻出的导电层。裸片与(多个)导电层之间形成了电连接，并且(多个)导电层提供了用于将裸片连接至主机设备的电引线结构。一旦进行了裸片与衬底之间的电连接，组件将则通常被包入提供保护性封装的模制化合物中。为了最高效地使用封装体占用面积(Footprint)，已知将半导体裸片堆叠在彼此顶部上。为了提供对半导体裸片上键合焊盘的访问，将裸片堆叠，或者利用相邻裸片之间的间隔层完全覆盖彼此，或者利用偏移。在偏移配置中，将裸片堆叠在另一裸片的顶部上，从而使得下部裸片的键合焊盘在左侧被暴露。使用接线键合来互连裸片堆叠中的半导体裸片具有一些缺点。这些缺点包括接线摇摆(WireSweep)，其中，键合接线之间的间隔例如在处置或模制包封过程中发生变化。接线摇摆可能改变相邻接线的互感并且还可能导致电短路。另一个缺点为半导体封装体中的最上部键合接线的高度可增加所述封装体的整体高度。附图说明图1是根据本技术的实施例的半导体器件的整体制造过程的流程图。图2是根据本技术的实施例的所述制造过程中第一步的半导体器件的侧视图。图3是根据本技术的实施例的所述制造过程中第二步的半导体器件的顶视图。图4是根据本技术的实施例的所述制造过程中第三步的半导体器件的侧视图。图5是在本技术的半导体器件中使用的半导体裸片的透视图。图6是根据本技术的实施例的所述制造过程中第四步的半导体器件的侧视图。图7是根据本技术的实施例的所述制造过程中第五步的半导体器件的侧视图。图8是根据本技术的实施例的所述制造过程中第五步的半导体器件的简化透视图，其中，所述裸片堆叠中的所述半导体裸片与导电凸块电互连。图9是根据本技术的替代性实施例的半导体器件的侧视图，其中，所述裸片堆叠中的所述半导体裸片与导电凸块电互连。图10是根据本技术的进一步替代性实施例的半导体器件的侧视图，其中，所述裸片堆叠中的所述半导体裸片与导电凸块电互连。图11是根据本技术的实施例的完整半导体器件的侧视图。图12和图13是根据本技术的替代性实施例的半导体器件的侧视图和透视图，其中，所述裸片堆叠中的所述半导体裸片与低高度接线键合电互连。具体实施方式现在将参考附图描述本技术，在实施例中，本技术涉及一种半导体器件，所述半导体器件包括以阶梯式偏移配置而堆叠的半导体裸片，其中，不同层级上的半导体裸片的裸片键合焊盘使用一个或多个导电凸块而互连。所使用的导电凸块的数量可以取决于所施加的凸块的高度以及裸片堆叠中的半导体裸片的高度。导电凸块堆叠在彼此的顶部上以便匹配或几乎匹配半导体裸片的高度。然后将上部导电凸块部分施加在凸块堆叠上并且部分施加在下一上部半导体裸片的裸片键合焊盘上。要理解的是，本技术可以采用许多不同形式来实施并且不应解释为局限于在此阐述的所述实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将本技术完全地传达给本领域技术人员。的确，本技术意在涵盖这些实施例的多种替代形式、修改形式以及等同形式，它们包括在所附权利要求书定义的本技术的范围和精神内。而且，在本技术的以下详细描述中，给出了很多具体细节以提供对本技术的透彻理解。然而，对于本领域的技术人员显而易见的是：可以在没有此类具体细节的情况下实施本技术。如在此可使用的术语“顶部”和“底部”、“上部”和“下部”以及“竖直”和“水平”被举例并仅出于示意性目的，并且不意在限制本技术的描述，因为所引用的项在位置和取向上可以交换。同样，如在此所使用的，术语“基本上”、“几乎”和/或“约”意味着指定的尺寸或参数可以在给定应用的可接受制造容差内变化。在一个实施例中，所述可接受制造容差为±.25％。现在将参照图1的流程图以及图2至图13的顶视图、侧视图和透视图解释本技术的实施例。虽然图2至图13各自示出了单独半导体器件100或其一部分，但要理解的是，所述器件100可以与衬底面板上的多个其他封装体一起被分批处理，从而实现规模经济。衬底面板上的器件100的行和列的数量可以不同。用于制造半导体器件100的衬底面板以多个衬底102开始(再次，图2至图13中示出了一个这样的衬底)。衬底102可以是各种不同芯片承载介质，包括印刷电路板(PCB)、引线框或带式自动焊接(TAB)带。当衬底102是PCB时，所述衬底可以由如图2中所示具有顶部导电层105和底部导电层107的内核103形成。内核103可以由各种电介质材料形成，比如例如聚酰亚胺层压材料、环氧树脂(包括RF4和RF5)、双马来酰亚胺三嗪(BT)等。所述内核可以具有40微米(μm)至200μm之间的厚度，但是在替代性实施例中所述内核的厚度可以在这个范围之外变化。在替代性实施例中，内核103可以是陶瓷或有机的。环绕内核的导电层105、107可以由铜或铜合金、镀铜或镀铜合金、合金42(42Fe/58Ni)、镀铜钢、或其他适用于衬底面板的金属和材料形成。所述导电层可以具有约10μm至25μm的厚度，但是在替代性实施例中所述层的厚度可以在这个范围之外变化。图1是根据本技术的实施例的用于形成半导体器件180的制造过程的流程图。在步骤200中，可以对第一半导体器件100的衬底102进行钻孔以在衬底102中限定通孔过孔104。所示出的过孔104是举例而言，并且衬底102可以比附图中所示的包括更多的过孔104，并且它们与附图中所示的相比可以处于不同位置。接下来在步骤202中在顶部和底部导电层中的一者或两者上形成电导图案。所述(多个)电导图案可以包括电迹线106、衬底的顶表面上的接触焊盘109以及衬底的底表面上的接触焊盘108，如例如图3和图4中所示。迹线106和接触焊盘109、108(仅其中一部分在附图中编号)是举例而言的，并且衬底102可以比附图中所示的包括更多迹线和/或接触焊盘，并且它们与附图中所示的相比可以处于不同位置。在一个实施例中，衬底102可以包括处于衬底102的相对边缘的一行或多行接触焊盘109，如图3中所示。在进一步实施例中，接触焊盘109可以被设置为沿着衬底的一条边缘、三条边缘或全部四条边缘。进一步的实施例可以采用多层衬底，除了所述顶表面和/或底表面上的那些之外，所述多层衬底包括内部电导图案。在各实施例中，成品半导体器件可以用作BGA(球栅阵列)封装体。衬底102的下表面可以包括如下文所解释的用于接收焊球的接触焊盘108。在各实施例中，成品半导体器件180可以是LGA(平面栅格阵列)封装体，所述LGA封装体包括用于将成品器件180可移除地耦合在主机设备内的触指。在此类实施例中，所述下表面可以包括触指，而非接收焊球的接触焊盘。衬底102的顶表面本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底；多个半导体裸片，所述多个半导体裸片中的每个半导体裸片包括沿着所述半导体裸片的边缘的多个裸片键合焊盘，所述多个半导体裸片形成以阶梯式偏移模式相对于彼此堆叠的半导体裸片的裸片堆叠，所述阶梯式偏移模式暴露每个半导体裸片中的所述多个裸片键合焊盘；以及多个导电凸块，所述多个导电凸块电互连所述裸片堆叠的不同层级上的半导体裸片的所述裸片键合焊盘。

【技术特征摘要】
1.一种半导体器件，包括：衬底；多个半导体裸片，所述多个半导体裸片中的每个半导体裸片包括沿着所述半导体裸片的边缘的多个裸片键合焊盘，所述多个半导体裸片形成以阶梯式偏移模式相对于彼此堆叠的半导体裸片的裸片堆叠，所述阶梯式偏移模式暴露每个半导体裸片中的所述多个裸片键合焊盘；以及多个导电凸块，所述多个导电凸块电互连所述裸片堆叠的不同层级上的半导体裸片的所述裸片键合焊盘。2.如权利要求1所述的半导体器件，其中，所述多个导电凸块包括：一个或多个基底导电凸块，所述一个或多个基底导电凸块在所述多个裸片键合焊盘的第一裸片键合焊盘上；以及偏移互连导电凸块，所述偏移互连导电凸块形成在所述一个或多个基底导电凸块的顶部上并且相对于所述一个或多个基底导电凸块偏移。3.如权利要求2所述的半导体器件，其中，所述偏移互连导电凸块部分地形成在所述一个或多个基底导电凸块的顶部上并且部分地形成在与所述裸片堆叠中的所述第一裸片键合焊盘竖直对准的第二裸片键合焊盘上。4.如权利要求2所述的半导体器件，其中，所述一个或多个基底导电凸块包括单个基底导电凸块。5.如权利要求4所述的半导体器件，其中，所述单个基底导电凸块的高度至少大致等于所述半导体裸片的裸片堆叠中的半导体裸片的高度。6.如权利要求2所述的半导体器件，其中，所述一个或多个基底导电凸块包括堆叠成竖直柱的多个基底导电凸块。7.如权利要求6所述的半导体器件，其中，所述多个基底导电凸块的累积高度至少大致等于所述半导体裸片的裸片堆叠中的半导体裸片的高度。8.如权利要求1所述的半导体器件，其中，所述多个半导体裸片是闪存半导体裸片。9.一种半导体器件，包括：衬底；多个半导体裸片，所述多个半导体裸片中的每个半导体裸片包括：第一表面，第二表面，所述第二表面与所述第一表面相反，以及多个裸片键合焊盘，所述多个裸片键合焊盘在所述半导体裸片的所述第一表面上沿着所述半导体裸片的边缘；所述多个半导体裸片以阶梯式偏移模式相对于彼此堆叠以便形成裸片堆叠，第一半导体裸片的所述第一表面安装至所述堆叠的相邻层级中的第二半导体裸片的所述第二表面，所述阶梯式偏移模式暴露每个半导体裸片中的所述多个裸片键合焊盘；多个导电凸块，所述多个导电凸块上下叠置并且电互连所述裸片堆叠中的所述第一和第二半导体裸片的所述裸片键合焊盘。10.如权利要求9所述的半导体器件，其中，所述多个导电凸块包括在所述第二半导体裸片的裸片键合焊盘上堆叠的第一和第二导电凸块，所述第一和第二导电凸块相对于彼此偏移堆叠。11.如权利要求9所述的半导体器件，其中，所述多个导电凸块包括一个或多个基底导电凸块以及偏移互连导电凸块，所述一个或多个基底导电凸块包括物理地固定至所述第二半导体裸片的裸片键合焊盘上的第一基底导电凸块，所述偏移互连导电凸块具有物理地固定至基底导电...

【专利技术属性】
技术研发人员：严俊荣，狄晓峰，陈治强，莫金理，吴明霞，
申请(专利权)人：晟碟半导体上海有限公司，
类型：发明
国别省市：上海,31