半导体器件及其制造方法技术

可提供一种半导体器件及其制造方法，所述半导体器件包括：衬底；绝缘层，位于所述衬底上且包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构。

【技术实现步骤摘要】
半导体器件及其制造方法[相关申请的交叉参考]本专利申请主张在2017年4月28日在韩国知识产权局提出申请的韩国专利申请第10-2017-0055493号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
本专利技术概念的实施例涉及半导体器件及/或制造所述半导体器件的方法，且更具体来说，涉及包括通孔结构(viastructure)及焊盘结构的半导体器件及/或制造所述半导体器件的方法。
技术介绍
已开发出对半导体器件进行堆叠的技术来改善半导体产品的集成密度及性能。举例来说，在多芯片封装技术中，可在一个半导体封装中安装多个芯片(或半导体器件)。另外，在系统级封装(system-inpackage)技术中，可在一个半导体封装中堆叠不同种类的芯片(或半导体器件)，且所述不同种类的芯片(或半导体器件)作为一个系统运行。当对半导体器件进行堆叠时，可能需要一种用于提高堆叠半导体器件的驱动速度的方法。半导体器件可通过导电通孔电连接到另一个半导体器件或印刷电路板。导电通孔可提高电信号的传输速度。随着半导体器件已被高度集成，需要可靠的导电通孔。
技术实现思路
本专利技术概念的一些示例性实施例可提供可靠性得到提高的半导体器件及/或制造所述半导体器件的方法。本专利技术概念的一些示例性实施例还可提供能够提高良率的制造半导体器件的方法。根据本专利技术概念的示例性实施例，一种半导体器件包括：衬底；绝缘层，位于所述衬底上，所述绝缘层包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构。根据本专利技术概念的示例性实施例，一种半导体器件包括：衬底；绝缘层，位于所述衬底上，所述绝缘层界定沟槽，所述绝缘层具有位于所述沟槽之外的第一顶表面、位于所述沟槽的底部处的第二顶表面及连接所述第一顶表面与所述第二顶表面的第三顶表面，所述沟槽从所述绝缘层的所述第一顶表面延伸到在垂直方向上位于所述绝缘层的所述第一顶表面与所述绝缘层的底表面之间的点；至少一个导电通孔结构，穿透所述衬底且突出在所述沟槽的所述底表面上方；以及至少一个导电结构，在所述沟槽中环绕所述至少一个导电通孔结构。根据本专利技术概念的示例性实施例，一种半导体器件当在平面图中观察时包括：第一金属结构，包含第一金属材料；阻挡金属图案，环绕所述第一金属结构；以及导电结构，环绕所述阻挡金属图案，所述导电结构包含第二金属材料；以及绝缘层，环绕所述导电结构。根据本专利技术概念的示例性实施例，一种制造半导体器件的方法包括：形成通孔结构，所述通孔结构朝衬底的第二表面穿透过所述衬底的第一表面，所述第二表面与所述第一表面相对；在所述衬底的所述第二表面处薄化所述衬底，使得所述通孔结构突出在所述衬底的经调整的第二表面上方；在所述衬底的经调整的所述第二表面上形成绝缘层；在所述绝缘层中形成沟槽，以环绕所述通孔结构的突出部分；在所述衬底的经调整的所述第二表面上及所述沟槽之上提供导电层；将所述导电层、所述通孔结构及所述绝缘层平坦化，使得所述导电层的顶表面、所述通孔结构的顶表面及所述绝缘层的顶表面共面，且所述导电层环绕所述通孔结构以形成导电结构；以及提供利用所述导电结构的半导体器件。附图说明根据附图及随附详细说明，本专利技术概念将变得更显而易见。图1是示出根据本专利技术概念示例性实施例的半导体器件的剖视图。图2A是示出根据本专利技术概念示例性实施例的半导体器件的平面图。图2B是根据本专利技术概念示例性实施例的沿图2A所示线IIB'-IIB”截取的剖视图。图2C是图2B所示区IIC的放大图。图2D是根据本专利技术概念另一个示例性实施例的沿线IIB'-IIB”截取的剖视图。图3A是示出根据本专利技术概念示例性实施例的半导体器件的平面图。图3B是沿图3A所示线IIIB-IIIB'截取的剖视图。图4A至图4G是示出根据本专利技术概念示例性实施例的制造半导体器件的方法的剖视图。图4H是沿图2A所示线IIB'-IIB”截取的用于解释根据本专利技术概念示例性实施例的附加平坦化工艺的剖视图。图5A是示出根据本专利技术概念示例性实施例的半导体封装的剖视图。图5B是图5A所示区V的放大图。具体实施方式在下文中将详细阐述根据本专利技术概念一些示例性实施例的半导体器件。图1是示出根据本专利技术概念示例性实施例的半导体器件的剖视图。参照图1，半导体器件10可包括衬底100、通孔结构200及焊盘结构300。半导体器件10可为包括存储器芯片、逻辑芯片或其组合的半导体芯片。衬底100可为晶片级衬底或芯片级衬底。举例来说，衬底100可包含半导体材料，例如硅、锗或硅锗(silicon-germanium)。衬底100可具有彼此相对的第一表面100a与第二表面100b。衬底100的第二表面100b可实质上平行于衬底100的第一表面100a。衬底100的第一表面100a可为背侧表面。在衬底100的第一表面100a上可设置有绝缘层120。焊盘结构300可设置在绝缘层120中。衬底100的第二表面100b可为前侧表面。在衬底100的第二表面100b上可设置有电路层110。在电路层110的底表面上可设置有连接端子400。连接端子400可包括焊料球、凸块、柱或其任意组合。连接端子400可包含导电材料。举例来说，连接端子400可包含锡(Sn)、铅(Pb)、银(Ag)或其任意合金中的至少一种。通孔结构200可穿过衬底100、绝缘层120及焊盘结构300设置。通孔结构200可电连接到焊盘结构300。通孔结构200可电连接到连接端子400中的至少一者。在本公开中，应理解，当称一元件“电连接到”另一个元件时，所述元件可直接连接到另一元件，或者可存在一个或多个中间元件。电信号可通过连接端子400及通孔结构200从外部系统传送到半导体器件10及/或可通过通孔结构200及连接端子400从半导体器件10传送到外部系统。在本公开中，应理解，当称一元件、器件或系统电连接到半导体器件时，所述元件、器件或系统可电连接到半导体器件的晶体管中的至少一者。绝缘层120、通孔结构200及焊盘结构300可在半导体器件10的顶表面处被暴露出。图2A是示出根据本专利技术概念示例性实施例的半导体器件的平面图。图2B是沿图2A所示线IIB'-IIB”截取的剖视图。另外，图2B对应于图1所示区IIB的放大图。图2C是图2B所示区IIC的放大图。在下文中，为容易且方便地进行解释，将省略或仅简要提及对与以上示例性实施例中的元件相同的元件的说明。参照图1、图2A、图2B、及图2C，半导体器件10可包括衬底100、电路层110、绝缘层120、通孔结构200及焊盘结构300。在衬底100的第二表面100b上可设置有电路层110。电路层110可包括绝缘图案111及112、晶体管115及互连结构116。晶体管115可形成在衬底100的第二表面100b上。第一绝缘图案111可设置在衬底100的第二表面100b上且可覆盖晶体管115。第二绝缘图案112可设置在第一绝缘图案111上。举例来说，绝缘图案111及112可包含氧化硅、氮化硅或氮氧化硅中的至少一种。互连结构116可包括接触塞117、互连图案118及互连通孔119。互连结构116可包含导电材料(例如，铜或钨)。接触塞117可穿透第一绝缘图案111以连接到晶体管115。互连图案本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底；绝缘层，位于所述衬底上，所述绝缘层包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构。

【技术特征摘要】
2017.04.28 KR 10-2017-0055493;2017.11.16 US 15/8151.一种半导体器件，其特征在于，包括：衬底；绝缘层，位于所述衬底上，所述绝缘层包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构。2.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层的顶表面、所述至少一个通孔结构的顶表面及所述导电结构的顶表面实质上共面。3.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层具有位于所述沟槽之外的第一顶表面、位于所述沟槽的底部处的第二顶表面及连接所述第一顶表面与所述第二顶表面的第三顶表面，所述第一顶表面界定所述沟槽的顶部，且所述第二顶表面位于所述第一顶表面与所述绝缘层的底表面之间。4.根据权利要求1所述的半导体器件，其特征在于，所述沟槽在所述沟槽的顶部处具有第一宽度且在所述沟槽的底部处具有第二宽度，且所述第一宽度大于所述第二宽度。5.根据权利要求1所述的半导体器件，其特征在于，所述至少一个通孔结构与所述导电结构包含同一种金属材料。6.根据权利要求1所述的半导体器件，其特征在于，还包括：阻挡图案，沿所述沟槽的第一侧壁、所述沟槽的所述底部及所述沟槽的第二侧壁，所述第一侧壁是位于所述至少一个通孔结构与所述导电结构之间的侧壁，且所述第二侧壁是所述沟槽的位于所述导电结构与所述绝缘层之间的侧壁。7.根据权利要求6所述的半导体器件，其特征在于，所述至少一个通孔结构与所述导电结构包含彼此不同的金属材料。8.根据权利要求1所述的半导体器件，其特征在于，所述绝缘层具有比所述衬底的热膨胀系数大的热膨胀系数。9.根据权利要求8所述的半导体器件，其特征在于，所述绝缘层包括有机绝缘层及聚合物中的至少一种。10.根据权利要求1所述的半导体器件，其特征在于，所述至少一个通孔结构包括连接通孔结构及对准通孔结构，所述对准通孔结构与所述连接通孔结构间隔开，且所述对准通孔结构用作对准键。11.根据权利要求1所述的半导体器件，其特征在于，所述导电结构用作结合焊盘及再分布层中的一者。12.一种半导体器件，其特征在于，包括：衬底；绝缘层，位于所述衬底上，所述绝缘层界定沟槽，所述绝缘层具有位于所述沟槽之外的第一顶表面、位于所述沟槽的底部处的第二顶表面及连接所述第一顶表面与所述第二顶表面的第三顶表面，所述沟槽从所述绝缘层的所述第一顶表面延伸到在垂直方向上位于所述绝缘层的所述第一顶表面与所述绝缘层的底表面之间的点；至少一个导电通孔结构，穿透所述衬底且突出在所述沟槽的底部上方；以及至少一个导电结构，在所述沟槽中环绕所述至少一个导电通孔结构。13.根据权利要求12所述的半导体器件，其特征在于，所述绝缘层的所述第一顶表面、所述至少一个导电通孔结构的顶...

【专利技术属性】
技术研发人员：李灿浩，郑显秀，柳翰成，李仁荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR