半导体装置制造方法及图纸

本发明专利技术涉及半导体装置，提高半导体装置的可靠性。在半导体基板上隔着层间绝缘膜形成与布线(M2a)，在该层间绝缘膜上以覆盖布线(M2a)的方式形成有层间绝缘膜(IL3)，在层间绝缘膜(IL3)上形成有焊盘(PD1)。在层间绝缘膜(IL3)上，形成有具有暴露焊盘(PD1)的开口部(OP3)的层叠膜(LM)，在包括从开口部(OP3)暴露的焊盘(PD1)之上在内的层叠膜(LM)上形成有焊盘(PD1)电连接的再布线(RW)。布线(M2a)的端部位于焊盘(PD1)与再布线(RW)的连接区域(CN)的下方。在布线(M2a)中形成有多个开口部(SL)，在俯视观察时，多个开口部(SL)的至少一部分与连接区域(CN)重叠。

Semiconductor device

The invention relates to a semiconductor device to improve the reliability of semiconductor devices. An interlayer insulating film (IL3) is formed on a semiconductor substrate separated from an interlayer insulating film (M2a), and a solder pad (PD1) is formed on the interlayer insulating film by covering the wiring (M2a). On the interlaminar insulating film (IL3), a laminated film (LM) with an opening (OP3) of the exposed pad (PD1) is formed, and on the laminated film (LM), including the pad (PD1) exposed from the opening (OP3), a relay (RW) with an electric connection of the pad (PD1) is formed. The end of the wiring (M2a) is located below the bonding area (CN) of the pad (PD1) and the rewiring (RW). A plurality of openings (SLs) are formed in the wiring (M2a) and overlap at least a portion of the plurality of openings (SLs) with the connection area (CN) during overlooking observation.

【技术实现步骤摘要】
半导体装置
本专利技术涉及一种半导体装置，例如能够适当利用于在形成焊盘后形成有再布线的半导体装置。
技术介绍
存在一种在形成结合焊盘后形成再布线来制造半导体装置的技术。在日本特开2003-264256号公报(专利文献1)中，记载了关于在形成结合焊盘BP后形成有Cu布线10的半导体装置的技术。在日本特开2000-183214号公报(专利文献2)和日本特开平6-53211号公报(专利文献3)中记载了在布线层中设置狭缝的技术。专利文献1：日本特开2003-264256号公报专利文献2：日本特开2000-183214号公报专利文献3：日本特开平6-53211号公报
技术实现思路
专利技术要解决的问题在形成焊盘后形成有再布线的半导体装置中，期望提高可靠性。其它问题和新的特征会通过本说明书的描述和附图变得明确。用于解决问题的方案根据一个实施方式，半导体装置具有：第一布线，在半导体基板上隔着第一层间绝缘膜形成；第二层间绝缘膜，在所述第一层间绝缘膜上以覆盖所述第一布线的方式形成；以及第一焊盘，形成在所述第二层间绝缘膜上。半导体装置还具有：第一绝缘膜，形成在所述第二层间绝缘膜上，具有暴露所述第一焊盘的第一开口部；第二布线，形成在包括从所述第一开口部暴露的所述第一焊盘之上在内的所述第一绝缘膜上，与所述第一焊盘电连接；以及第二焊盘，形成在所述第一绝缘膜上，与所述第二布线成一体地连接。所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中形成有多个第二开口部，在俯视观察时，所述多个开口部的至少一部分与所述连接区域重叠。专利技术的效果根据一个实施方式，能够提高半导体装置的可靠性。附图说明图1是一个实施方式的半导体装置的主要部分截面图。图2是一个实施方式的半导体装置的主要部分截面图。图3是一个实施方式的半导体装置的顶视图。图4是一个实施方式的半导体装置的平面透视图。图5是一个实施方式的半导体装置的制造工序中的主要部分截面图。图6是接着图5的半导体装置的制造工序中的主要部分截面图。图7是接着图6的半导体装置的制造工序中的主要部分截面图。图8是接着图7的半导体装置的制造工序中的主要部分截面图。图9是接着图8的半导体装置的制造工序中的主要部分截面图。图10是接着图9的半导体装置的制造工序中的主要部分截面图。图11是接着图10的半导体装置的制造工序中的主要部分截面图。图12是与图11相同的半导体装置的制造工序中的主要部分截面图。图13是接着图11的半导体装置的制造工序中的主要部分截面图。图14是与图13相同的半导体装置的制造工序中的主要部分截面图。图15是接着图13的半导体装置的制造工序中的主要部分截面图。图16是与图15相同的半导体装置的制造工序中的主要部分截面图。图17是接着图15的半导体装置的制造工序中的主要部分截面图。图18是与图17相同的半导体装置的制造工序中的主要部分截面图。图19是接着图17的半导体装置的制造工序中的主要部分截面图。图20是与图19相同的半导体装置的制造工序中的主要部分截面图。图21是接着图20的半导体装置的制造工序中的主要部分截面图。图22是一个实施方式的半导体封装体的截面图。图23是一个实施方式的半导体装置的主要部分截面图。图24是一个实施方式的半导体装置的主要部分俯视图。图25是一个实施方式的半导体装置的主要部分俯视图。图26是一个实施方式的半导体装置的主要部分俯视图。图27是一个实施方式的半导体装置的主要部分俯视图。图28是研究例的方式的半导体装置的主要部分截面图。图29是研究例的方式的半导体装置的主要部分俯视图。图30是研究例的方式的半导体装置的主要部分俯视图。图31是一个实施方式的半导体装置的主要部分俯视图。图32是一个实施方式的半导体装置的主要部分俯视图。图33是一个实施方式的半导体装置的主要部分俯视图。图34是第一变形例的方式的半导体装置的主要部分截面图。图35是第一变形例的半导体装置的主要部分俯视图。图36是第一变形例的半导体装置的主要部分俯视图。图37是第二变形例的半导体装置的主要部分俯视图。图38是第二变形例的半导体装置的主要部分俯视图。图39是第二变形例的半导体装置的主要部分俯视图。图40是第二变形例的半导体装置的主要部分俯视图。图41是第三变形例的半导体装置的主要部分俯视图。图42是第三变形例的半导体装置的主要部分俯视图。图43是第三变形例的半导体装置的主要部分俯视图。图44是第三变形例的半导体装置的主要部分俯视图。(符号说明)CN：连接区域；IL1、IL2、IL3：层间绝缘膜；LF：绝缘膜；LM：层叠膜；M1、M2、M2a、M2b、M2c、M3、M102a、M102b、M102c：布线；OP1、OP2、OP3、OP4、SL：开口部；PD1、PD2：焊盘；PA：保护膜；PL1：树脂膜；RG1、RG2：开口部形成区域；RW：再布线；SB：半导体基板。具体实施方式在以下的实施方式中在为了便于说明而有其必要性时，分为多个部分或实施方式进行说明，但是除了特别明示的情况以外，它们不是相互之间无关系，一方处于另一方的一部分或全部的变形例、详情、补充说明等关系。另外，在以下的实施方式中，在言及要素的数量等(包括个数、数值、量、范围等)的情况下，除了特别明示的情况和在原理上明显限定于特定的数量的情况等以外，不限定于该特定的数量，可以是特定的数量以上，也可以是特定的数量以下。并且，在以下的实施方式中，其结构要素(还包括要素步骤等)除了特别明示的情况和在原理上明显认为必需的情况等以外，未必是必需的，这是不言而喻的。同样地，在以下的实施方式中，在言及结构要素等的形状、位置关系等时，除了特别明示的情况和在原理上明显认为不是那样的情况等以外，包括实质上与该形状等近似或类似之物等。这对于上述数值和范围也同样。下面，基于附图来详细说明实施方式。此外，在用于说明实施方式的全图中，对具有相同的功能的构件附加相同的符号，省略其重复说明。另外，在以下的实施方式中，除了特别需要时以外，原则上不重复同一或同样的部分的说明。另外，在实施方式中使用的附图中，还存在即使是截面图也为了便于观察附图而省略阴影的情况。另外，还存在即使是俯视图也为了便于观察附图而附加阴影的情况。(实施方式)<关于半导体装置的构造>图1和图2是表示本实施方式的半导体装置的截面构造的主要部分截面图。图1和图2对应于本实施方式的半导体装置中的互不相同的位置处的截面图，在图1中示出了横切焊盘PD1的截面，在图2中示出了横切焊盘PD2的截面。此外，在图2中，为了简化附图，关于层间绝缘膜IL2及其下方的构造省略了图示，但是实际上，在图2的截面构造之下也存在与图1所示的层间绝缘膜IL2及其下方的构造类似的构造。本实施方式的半导体装置是利用由单晶硅等构成的半导体基板SB来制造的半导体装置(半导体芯片)。在构成本实施方式的半导体装置(半导体芯片)的由单晶硅等构成的半导体基板SB上，根据需要形成有各种元件(半导体元件)。作为形成于半导体基板SB的元件，能够例示MISFET(MetalInsulatorSemiconductorFieldEffectTransistor：金属绝缘体半导体场效应晶体管)等晶体管元件、存储器本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具有：半导体基板；第一布线，在所述半导体基板上隔着第一层间绝缘膜形成；第二层间绝缘膜，在所述第一层间绝缘膜上以覆盖所述第一布线的方式形成；第一焊盘，形成在所述第二层间绝缘膜上；第一绝缘膜，形成在所述第二层间绝缘膜上，具有暴露所述第一焊盘的第一开口部；第二布线，形成在包括从所述第一开口部暴露的所述第一焊盘之上在内的所述第一绝缘膜上，与所述第一焊盘电连接；以及第二焊盘，形成在所述第一绝缘膜上，与所述第二布线成一体地连接，其中，在俯视观察时，所述第一布线的至少一部分与所述第一焊盘重叠，所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中的第一区域形成有多个第二开口部，在俯视观察时，所述第一区域的至少一部分与所述连接区域重叠。

【技术特征摘要】
2017.02.27 JP 2017-0350491.一种半导体装置，其特征在于，具有：半导体基板；第一布线，在所述半导体基板上隔着第一层间绝缘膜形成；第二层间绝缘膜，在所述第一层间绝缘膜上以覆盖所述第一布线的方式形成；第一焊盘，形成在所述第二层间绝缘膜上；第一绝缘膜，形成在所述第二层间绝缘膜上，具有暴露所述第一焊盘的第一开口部；第二布线，形成在包括从所述第一开口部暴露的所述第一焊盘之上在内的所述第一绝缘膜上，与所述第一焊盘电连接；以及第二焊盘，形成在所述第一绝缘膜上，与所述第二布线成一体地连接，其中，在俯视观察时，所述第一布线的至少一部分与所述第一焊盘重叠，所述第一布线的端部位于所述第一焊盘与所述第二布线的连接区域的下方，在所述第一布线中的第一区域形成有多个第二开口部，在俯视观察时，所述第一区域的至少一部分与所述连接区域重叠。2.根据权利要求1所述的半导体装置，其特征在于，在俯视观察时，所述第一布线与所述连接区域的重叠区域包含于所述第一区域。3.根据权利要求1所述的半导体装置，其特征在于，所述多个第二开口部在所述第一布线的所述第一区域形成为狭缝状。4.根据权利要求1所述的半导体装置，其特征在于，所述多个第二开口部在所述第一布线的所述第一区域形成为网格状。5.根据权利要求1所述的半导体装置，其特征在于，假定在所述第一布线中未形成所述多个第二开口部的情况下的所述第一布线的第一宽度是0.6μm以上，在所述连接区域的下方，以在所述第一布线中不产生宽度为0.6μm以上的部位的方式，在所述第一布线的所述第一区域形成有所述多个第二开口部。6.根据权利要求1所述的半导体装置，其特征在于，所述第一绝缘膜由第二绝缘膜与所述第二绝缘膜上的第三绝缘膜的层叠膜构成，所述第三绝缘膜由树脂膜构成，所述第一开口部由所述第二绝缘膜的第三开口部和所述第三绝缘膜的第四开口部形成，在俯视观察时，所述第三开口部包含在所述第四开口部的内部，对从所述第二绝缘膜的所述第三开口部暴露的所述第一焊盘连接有所述第二布线。7.根据权利要求6所述的半导体装置，其特征在于，在俯视观察时，所述第一布线与所述第三开口部的重叠区域包含于所述第一区域。8.根据权利要求7所述的半导体装置，其特征在于，在俯视观察时，所述第一布线与所述第四开口部的重叠区域包含于所述第一区域。9.根据权利要求8所述的半导体装置，其特征在于，假定在所述第一布线中未形成所述多个第二开口部的情况下的所述第一布线的第一宽度是0.6μm以上，在所述第四开口部的下方，以在所述第一布线中不产生宽度为0.6μm以上的部位的方式，在所述第一布线的所述第一区域形成有所述多个第二开口部。10.根据权利要求8所述的半导体装置，其特征在于，在俯视观察时，在与所述第四开口部相距5μm以上的区域中未形成所述多个第二开口部。11.根据权利要求8所述的半导体装置，其特征在于，所述多个第二开口部在所述第...

【专利技术属性】
技术研发人员：萱岛祐治，关口智久，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP