晶体管版图结构、晶体管及制作方法技术

本发明专利技术揭示了一种晶体管版图结构、晶体管及制作方法。所述版图结构包括半导体衬底、隔离结构、有源区及叉指栅极；其中，所述隔离结构位于所述半导体衬底中；所述有源区位于所述隔离结构中，所述有源区包括第一部分和多对相间隔的第二部分，每对第二部分分别位于所述第一部分相对两侧且突出于所述第一部分；所述叉指栅极位于所述半导体衬底上，所述叉指栅极包括第一栅极条和多个第二栅极条，所述多个第二栅极条与所述第一栅极条相交设置，每个第二栅极条横跨第一部分及一对第二部分。由此通过有源区实现对隔离结构和栅极的部分隔离，可以降低栅极信号震荡时产生的寄生信号的干扰，也就使得晶体管的栅极信号的有效性得到提高。

Transistor layout structure, transistor and fabrication method

The invention discloses a transistor layout structure, a transistor and a manufacturing method thereof. The layout structure includes a semiconductor substrate, an isolation structure, an active region and an interdigital gate, wherein the isolation structure is located in the semiconductor substrate, the active region is located in the isolation structure, and the active region comprises the first part and the second part of a multi-phase interval, each pair of second parts is located in the said isolation structure, respectively. The interdigital gate is located on the semiconductor substrate, comprising a first gate strip and a plurality of second grid strips, which intersect with the first grid strip, each of which spans the first part and a pair of second parts. . Thus, the active region can partially isolate the isolation structure and the gate, which can reduce the parasitic signal interference caused by the oscillation of the gate signal, and improve the effectiveness of the transistor gate signal.

【技术实现步骤摘要】
晶体管版图结构、晶体管及制作方法
本专利技术涉及半导体
，特别是涉及一种晶体管版图结构、晶体管及制作方法。
技术介绍
随着半导体技术的不断发展，金属氧化物半导体场效应晶体管(MOSFET)广泛应用于集成电路设计中。绝缘硅技术(SOI)，由于具有埋氧层，其寄生电容低，器件的直接频率相对于体硅技术更高，而且SOI技术实现了单个器件的全介质隔离，消除了闩锁效应，并且泄漏电流低，十分适合低功耗、高性能的应用领域。随着高阻衬底的应用，绝缘硅衬底上集成高品质的集成电感成为可能，且集成度更高，同时由于其抗串扰能力强，在系统级芯片(SoC)领域具有优势，有利于数字、模拟、射频电路的集成。相对于射频技术中广泛使用的化合物技术，其成本低廉，更适合民用消费类电子。基于以上优点，绝缘硅技术在射频
获得了广泛的关注。然而，浮体效应的存在也限制了其在模拟射频领域的应用，体接触技术实现了抑制浮体效应，在射频电路中获得广泛应用。然而，体接触技术引入了额外的寄生参数，如寄生电阻、寄生电容的影响，从而会影响器件的射频性能，尤其是震荡频率降低了器件的截止频率和振荡频率，如何改善器件的频率特性一直是器件工作者的研究重点。
技术实现思路
本专利技术的目的在于提供一种晶体管版图结构、晶体管及制作方法，提高晶体管的栅极信号的有效性。为解决上述技术问题，本专利技术提供一种晶体管版图结构，包括：半导体衬底、隔离结构、有源区及叉指栅极；其中，所述隔离结构位于所述半导体衬底中；所述有源区位于所述隔离结构中，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；所述叉指栅极位于所述半导体衬底上，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。可选的，对于所述的晶体管版图结构，所述第二部分沿第二栅极条排列方向的宽度大于等于第二栅极条的宽度。可选的，对于所述的晶体管版图结构，所述有源区包括源区和漏区，多个所述第二栅极条将所述半导体衬底划分为多个区域，所述源区和漏区交替分布于所述多个区域内。可选的，对于所述的晶体管版图结构，所述有源区还包括体区，所述体区位于所述源区和漏区之间，以及所述第二部分中。可选的，对于所述的晶体管版图结构，所述多个第二栅极条均匀间隔排布。可选的，对于所述的晶体管版图结构，所述第一栅极条所述第二栅极条均包括位于所述半导体衬底上的栅介质层及位于所述栅介质层上的栅极材料层。可选的，对于所述的晶体管版图结构，所述第一栅极条位于所述隔离结构之上。本专利技术还提供一种晶体管，包括：半导体衬底；位于所述半导体衬底中的有源区和环绕所述有源区的隔离结构，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；位于所述半导体衬底上的叉指栅极，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。可选的，对于所述的晶体管，所述第二部分沿第二栅极条排列方向的宽度大于等于第二栅极条的宽度。可选的，对于所述的晶体管，所述有源区包括源区和漏区，多个所述第二栅极条将所述半导体衬底划分为多个区域，所述源区和漏区交替分布于所述多个区域内。可选的，对于所述的晶体管，所述有源区还包括体区，所述体区位于所述源区和漏区之间，以及所述第二部分中。可选的，对于所述的晶体管，所述多个第二栅极条均匀间隔排布。可选的，对于所述的晶体管，所述第一栅极条所述第二栅极条均包括位于所述半导体衬底上的栅介质层及位于所述栅介质层上的栅极材料层。可选的，对于所述的晶体管，所述第一栅极条位于所述隔离结构之上。本专利技术还提供一种晶体管的制作方法，包括：提供半导体衬底；在所述半导体衬底中形成有源区，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；在所述半导体衬底中形成隔离结构，所述隔离结构环绕所述有源区；在所述半导体衬底上形成叉指栅极，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。本专利技术提供的晶体管版图结构、晶体管及制作方法，所述版图结构包括半导体衬底、隔离结构、有源区及叉指栅极；其中，所述隔离结构位于所述半导体衬底中；所述有源区位于所述隔离结构中，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；所述叉指栅极位于所述半导体衬底上，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。由此通过有源区实现对隔离结构和栅极的部分隔离，可以降低栅极信号震荡时产生的寄生信号的干扰，也就使得晶体管的栅极信号的有效性得到提高。附图说明图1为一种晶体管版图结构的示意图；图2为本专利技术一实施例的晶体管版图结构的示意图；图3为本专利技术一实施例获得的晶体管沿图2中A-A’方向的横截面示意图；图4为本专利技术一实施例获得的晶体管沿图2中B-B’方向的横截面示意图。具体实施方式下面将结合示意图对本专利技术的晶体管版图结构、晶体管及制作方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图1，示出了一种晶体管版图结构。包括半导体衬底1，有源区2，叉指栅极3，所述叉指栅极3包括相互垂直的第一部分和第二部分，第一部分设置在半导体衬底1上并跨设在有源区2上，第二部分与第一部分相连接，并可以引出以施加电压，所述有源区2的源区和漏区分别由插塞4实现引出，在有源区2周围围绕着隔离结构5，所述隔离结构5仅是示出了一部分，例如其还可以有着更大的尺寸，使得叉指栅极3全都落在隔离结构5所在区域中。但是专利技术人进一步探究发现，随着器件尺寸小型化，尤其是对于有着叉指栅极3的晶体管，闪烁噪声(flickernoise)成为影响栅极信号的一个重要因素，由于施加在栅极上的信号有着一定的震荡频率，而隔离结构5能够起到束缚载流子的作用，会成为闪烁噪声的重要来源，干扰正常的栅极信号，从而使得栅极信号变差。基于此，本专利技术提供如下一种晶体管版图结构，改善上述问题。如图2所示，本专利技术提供的晶体管版图结构，包括：半导体衬底10、隔离结构50、有源区30及叉指栅极20；其中，所述隔离结构50位于所述半导体衬底10中；所述本文档来自技高网...

【技术保护点】
1.一种晶体管版图结构，包括：半导体衬底、隔离结构、有源区及叉指栅极；其中，所述隔离结构位于所述半导体衬底中；所述有源区位于所述隔离结构中，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；所述叉指栅极位于所述半导体衬底上，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。

【技术特征摘要】
1.一种晶体管版图结构，包括：半导体衬底、隔离结构、有源区及叉指栅极；其中，所述隔离结构位于所述半导体衬底中；所述有源区位于所述隔离结构中，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第一部分；所述叉指栅极位于所述半导体衬底上，所述叉指栅极包括相连接的第一栅极条和多个间隔排列的第二栅极条，所述第二栅极条与所述第一栅极条相交设置，一个所述第二栅极条与一对所述第二部分对应，且所述第二栅极条横跨第一部分及对应的一对第二部分。2.如权利要求1所述的晶体管版图结构，其特征在于，所述第二部分沿第二栅极条排列方向的宽度大于等于第二栅极条的宽度。3.如权利要求1所述的晶体管版图结构，其特征在于，所述有源区包括源区和漏区，多个所述第二栅极条将所述半导体衬底划分为多个区域，所述源区和漏区交替分布于所述多个区域内。4.如权利要求3所述的晶体管版图结构，其特征在于，所述有源区还包括体区，所述体区位于所述源区和漏区之间，以及所述第二部分中。5.如权利要求1所述的晶体管版图结构，其特征在于，所述多个第二栅极条均匀间隔排布。6.如权利要求1所述的晶体管版图结构，其特征在于，所述第一栅极条所述第二栅极条均包括位于所述半导体衬底上的栅介质层及位于所述栅介质层上的栅极材料层。7.如权利要求1所述的晶体管版图结构，其特征在于，所述第一栅极条位于所述隔离结构之上。8.一种晶体管，其特征在于，包括：半导体衬底；位于所述半导体衬底中的有源区和环绕所述有源区的隔离结构，所述有源区包括第一部分和多对相间隔的第二部分，每对所述第二部分分别位于所述第一部分的相对两侧且突出于所述第...

【专利技术属性】
技术研发人员：王伟，江宇雷，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31