半导体装置、半导体结构及其形成方法制造方法及图纸

一种半导体装置或结构包括第一图案金属层，所述第一图案金属层设置在第一供电金属区与第二供电金属区之间，所述第一图案金属层包括内部路线及电源路线。跟随引脚将第一供电金属区耦合到电源路线。第二供电金属区比第一供电金属区宽。第一供电金属区具有与第一图案金属层实质上相同的厚度。第一供电金属区包含第一金属且跟随引脚包含第二金属。

Semiconductor device, semiconductor structure and forming method thereof

A semiconductor device or structure includes a first pattern metal layer, the first pattern metal layer is arranged between the first power supply metal area and the second power supply metal area, and the first pattern metal layer includes an internal route and a power supply line. The following pins connect the first power supply metal area to the power supply line. The second power supply metal zone is wider than the first power supply metal zone. The first power supply metal area has substantially the same thickness as the first pattern metal layer. The first power supply metal area contains the first metal and the following pin contains second metals.

【技术实现步骤摘要】
半导体装置、半导体结构及其形成方法
本专利技术实施例是有关于一种半导体装置、一种半导体结构及其形成方法。
技术介绍
产业趋势已使得在给定衬底上形成的晶体管的数目持续增大。在过去的四十年间，对更大的效能(例如，提高的处理速度、存储容量等)、缩小的形状因数(formfactor)、延长的电池寿命、及较低的成本的持续需求一直驱动着半导体制作行业的发展。响应此需求，本行业已持续减小半导体装置组件的大小，进而使得现代集成芯片可包括数百万或数十亿个排列在单个半导体管芯上的半导体装置。因此，半导体装置的金属节距(pitch)已减小以适应更小的晶体管。传统的半导体装置包括衬底、位于所述衬底上方的电路、及对所述电路的各组件进行内连且符合电迁移(electromigration，EM)规则的金属线。EM是一种半导体装置的金属线的离子/原子从所述金属线的第一区域迁移到第二区域的现象，且涉及在所述金属线的第一区域处形成空隙(void)以及在所述金属线的第二区域处累积离子/原子，在所述金属线的第一区域处形成空隙可能在半导体装置中造成开路(opencircuit)，在所述金属线的第二区域处累积离子/原子可能在半导体装置中造成短路(shortcircuit)。EM规则被建成为限制穿过金属线流动的电流以将EM限制在可接受的水平。
技术实现思路
本专利技术实施例的半导体装置包括第一图案金属层以及跟随引脚。所述第一图案金属层设置在第一供电金属区与第二供电金属区之间。所述第一图案金属层包括：内部路线以及第一电源路线。所述跟随引脚将所述第一供电金属区耦合到所述第一电源路线。本专利技术实施例的半导体结构包括第一单元以及第二单元。所述第一单元包括第一供电金属线、第二供电金属线以及第一图案金属层。所述第二供电金属线具有比所述第一供电金属线的宽度大的宽度。第一图案金属层设置在所述第一供电金属线与所述第二供电金属线之间且具有与所述第一供电金属线的宽度实质上相同的宽度。所述第一图案金属层包括第一内部路线以及第一电源路线。所述第二单元形成在所述第一单元下方。所述第二单元包括第三供电金属线、第四供电金属线以及第二图案金属层。所述第三供电金属线紧邻所述第一供电金属线且具有与所述第一供电金属线实质上相同的宽度。所述第四供电金属线远离所述第二供电金属线且具有比所述第三供电金属线的宽度大的宽度。所述第二图案金属层设置在所述第三供电金属线与所述第四供电金属线之间，且具有与所述第三供电金属线的宽度实质上相同的宽度，所述第二图案金属层包含第二内部路线。本专利技术实施例的形成半导体结构的方法包括：形成第一供电金属层；在所述第一供电金属层之上形成第一金属图案层，所述第一金属图案层具有比所述第一供电金属层的宽度小的宽度且具有多条不同的金属线；在所述第一金属图案层之上形成第二供电金属层，所述第二供电金属层具有与所述第一金属图案层实质上相同的宽度；以及将跟随引脚耦合到所述第二供电金属层与所述第一金属图案层的所述多条不同的金属线中的至少一条不同的金属线二者。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1说明根据本专利技术的半导体单元内连金属图案结构的实施例。图2说明根据本专利技术的两个示例性半导体单元内连金属图案结构。图3说明根据本专利技术的示例性半导体单元内连金属图案结构。图4说明根据本专利技术的示例性半导体单元内连金属图案结构。图5说明示例性偶数区(even-tract)第一金属结构。图6说明根据本专利技术的用于在示例性偶数区结构中缓解EM效应及防止电阻压降(IRdrop)的增强型电源耦合特征。图7说明根据本专利技术的偶数区第一金属内连图案结构中的电源结构的示例性实施例。图8说明根据本专利技术的由第一金属电源结构、第二金属电源结构、及第三金属电源结构形成的偶数区结构的示例性实施例。图9说明根据本专利技术的示例性奇数区(odd-tract)第一金属结构。图10说明用于在示例性奇数区第一金属结构900及奇数区第一金属结构结构950中缓解EM效应及防止IR压降的增强型电源耦合特征。图11说明根据本专利技术的包含第一金属电源结构的电源结构增强方案。图12说明根据本专利技术的奇数第一电源金属区结构的示例性实施例。图13绘示当形成半导体装置或结构时的各种工艺的示例性操作的示例性流程图。具体实施方式以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。一种半导体装置单元可包括晶体管，所述晶体管上方具有金属图案结构。金属图案结构包括例如用于对多晶硅结构进行内连的金属布线资源线、以及用于对单元组件提供电源的电源金属平面或线。一个单元可具有多个图案结构。举例来说，单元晶体管之上可形成有第一金属图案结构，且所述第一金属图案结构之上可形成有第二金属图案结构。晶体管多晶硅结构在横向上延伸到第一金属图案结构的资源线及第二金属图案结构的资源线。这些资源线可彼此平行，或在不同的平行平面中彼此垂直。随着晶体管密度的增大，内连金属图案化按比例减小成对给定空间中的增大的数目的晶体管提供足够的电源路线及信号路线(或资源路线)。随着金属节距减小成适应更小的晶体管，连续曝光之间的上覆问题以及能够将金属图案结构图案化的光刻方法(lithographicmethod)的成本已成为批量生产中的关键障碍。此种内连的按比例减小必须将单元高度减小的效应考虑在内。随着单元高度的减小，第一金属图案化的节距将无法提供充足的内部单元布线资源。因此，在复杂标准单元中，无法实现最小面积，此会影响管芯面积。随着技术的按比例减小，设计面积日益成为评估成本的重要因素。当按比例减小时可减小的一个因素是减小单元高度，此会使得单元面积对应地减小。但一种相反的设计技术是当第一金属图案化无法提供充足的信号连接时增大单元高度或单元节距。本专利技术提供用于在适应较短的单元高度的同时提供足够的电源资源及布线资源的示例性装置/方法。第一金属图案通常使用对称的电源/接地结构，即电源结构与接地结构具有相同的宽度。但所公开实施例包括金属图案化结构，所述金属图案化结构具有非对称的电源/接地结构，而在第一金属图本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：第一图案金属层，设置在第一供电金属区与第二供电金属区之间，所述第一图案金属层包括：内部路线；以及第一电源路线；以及跟随引脚，将所述第一供电金属区耦合到所述第一电源路线。

【技术特征摘要】
2017.04.24 US 62/488,956;2017.08.31 US 15/691,9361....

【专利技术属性】
技术研发人员：彭士玮，陈志良，杨超源，杨惠婷，曾健庭，林威呈，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71