具有复合栅的IGBT芯片制造技术

本发明专利技术公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明专利技术提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。

IGBT chip with composite gate

The invention discloses an IGBT chip with a composite gate, which comprises a wafer substrate and a plurality of cells arranged sequentially on the wafer substrate. The cells include two axisymmetrical composite grid units; the composite grid unit includes a source region and a grid region arranged on the wafer substrate, and the grid region includes two sides of the source region. The grid gate area and the trench gate area are included in the trench gate area, and the trench gate area includes a trench gate and an auxiliary sub region. The invention provides an IGBT chip with a composite gate, which greatly improves the chip density and retains the characteristics of low pass, high current density and safe working area of the plane gate width by compounding the plane gate and the groove gate in the same cell.

【技术实现步骤摘要】
具有复合栅的IGBT芯片
本专利技术涉及半导体器件
，尤其涉及一种具有复合栅的IGBT芯片。
技术介绍
绝缘栅双极型晶体管(IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，由于其具有通态压降低，电流密度大，输入阻抗高以及响应速度快等特点，被广泛应用于轨道交通、智能电网、工业变频以及新能源开发等领域。现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。当绝缘栅双极型晶体管(IGBT)的栅极为平面栅时，则绝缘栅双极型晶体管(IGBT)制作工艺简单，对制成设备要求较低，且平面栅的耐压性较好；但由于平面栅沟道区在表面，沟道密度受到芯片表面积大小限制，因此平面栅的电导调制效应较弱，从而使得其导通压降较高。当绝缘栅双极型晶体管(IGBT)的栅极为沟槽栅时，将沟道由横向转化为纵向，从而实现一维电流通道，有效消除平面栅沟道中的JFET效应，同时使沟道密度不再受芯片表面积限制，大大提高元胞密度从而大幅度提升芯片电流密度；但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区，同时也降低了芯片的耐压能力。因此，现如今亟需一种耐压能力大，同时又可以很好的避免芯片饱和电流过大，影响芯片的安全工作区的绝缘栅双极型晶体管(IGBT)芯片。
技术实现思路
本专利技术所要解决的技术问题是现有的绝缘栅双极型晶体管芯片不能在大幅度提升芯片电流密度的同时保证具有较大的耐压能力和宽安全工作区。为了解决上述技术问题，本专利技术提供了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。优选的是，所述平面栅极区包括位于所述晶圆基片上表面的第三氧化层、位于所述第三氧化层上形成平面栅极的多晶硅以及包围所述第三氧化层上多晶硅外表面的绝缘层。优选的是，所述源极区包括：设置于所述平面栅极区和所述沟槽栅极区之间的P+区；设置于所述P+区上方两侧的第一N+区和第二N+区；设置于所述P+区下的P阱区；以及设置于所述P阱区下的N阱区。优选的是，所述第一N+区位于所述平面栅极区下方，所述第二N+区位于沟槽栅极辅助子区下方。优选的是，所述源极区还包括覆盖所述平面栅极区、所述沟槽栅极区以及所述P+区的金属层。优选的是，所述金属层与所述第一N+区和第二N+区接触连接。优选的是，所述P+区分别与所述第一N+区和第二N+区接触连接。优选的是，所述平面栅极与所述沟槽栅极短接。优选的是，所述元胞呈正六边形、正方形或长条形，所述元胞在所述多晶硅上依次排列。优选的是，所述IGBT芯片还包括形成在所述晶圆基片的下表面的背部结构，所述背部结构为穿通型、非穿通型或软穿通型。与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：应用本专利技术实施例提供的具有复合栅的IGBT芯片，通过将IGBT芯片中的栅极设置成复合栅，即栅极既包括平面栅又包括沟槽栅，从而使得该IGBT芯片既具有平面栅耐压性较好的优点，同时也具有沟槽栅提高元胞密度从而大幅度提升芯片电流密度的优点。同时本申请具有复合栅的IGBT芯片元胞的两个沟槽栅中间为非工作区，通过优化此非工作区的大小，从而优化了源极区的电场分布，增大了平面栅极区对应的沟道面积，并优化了电流密度分布和热平衡，从而提升了芯片的反偏阻压和高温能力。本专利技术的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1示出了本专利技术实施例一中具有复合栅的IGBT芯片结构的俯视图；图2示出了图1中的元胞的A-A＇方向的剖面结构示意图；图3出了本专利技术实施例二中具有复合栅的IGBT芯片结构的俯视图；图4出了本专利技术实施例三中具有复合栅的IGBT芯片结构的俯视图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。由于绝缘栅双极型晶体管(IGBT)具有通态压降低，电流密度大，输入阻抗高以及响应速度快等优点，因此被广泛应用于各个领域。现有的绝缘栅双极型晶体管(IGBT)的栅极通常为平面栅或沟槽栅。具有平面栅的绝缘栅双极型晶体管(IGBT)芯片制作工艺简单，对制成设备要求较低，且耐压性较好，但由于平面栅沟道密度受到芯片表面积大小限制，从而使得其导通压降较高。具有沟槽栅的绝缘栅双极型晶体管(IGBT)芯片可实现将沟道由横向转化为纵向，从而实现一维电流通道，大幅度提升芯片电流密度，但随着沟槽栅密度的增加，芯片饱和电流过大，弱化了芯片的短路性能，从而影响了芯片的安全工作区。实施例一为解决现有技术中存在的上述技术问题，本专利技术实施例提供了一种具有复合栅的IGBT芯片。图1示出了本专利技术实施例一中具有复合栅的IGBT芯片结构的俯视图；图2示出了图1中的元胞的A-A＇方向的剖面结构示意图。参照图1和图2，本实施例具有复合栅的IGBT芯片包括晶圆基片15以及形成在晶圆基片15的上表面的若干个元胞16，元胞16为正六边形，元胞16呈蜂窝状排列于晶圆基片15上。元胞16包括两个轴对称的复合栅单元。复合栅单元包括设置于晶圆基片15上的源极区3和栅极区，栅极区包括设置于源极区3两侧的平面栅极区1和沟槽栅极区2。沟槽栅极区2包括位于晶圆基片15上的沟槽栅子区和位于沟槽栅子区上方的辅助子区。具体地，沟槽栅子区包括设置于晶圆基片15上的沟槽、设置于沟槽内表面上的第一氧化层10以及填充于沟槽内的多晶硅14，沟槽内的多晶硅14即构成沟槽栅极。辅助子区包括形成于晶圆基片15上表面的第二氧化层11、形成在第二氧化层11上的多晶硅14以及包围住形成在第二氧化层11上多晶硅14的外表面的绝缘层12。其中，填充于沟槽内的多晶硅14和形成在第二氧化层11上的多晶硅14接触相连，两者可在IGBT芯片制作过程中的同一工艺中形成，形成一体结构。优选地，第一氧化层10和第二氧化层11的材料为二氧化硅；绝缘层12的材料也均为二氧化硅。平面栅极区1包括位于晶圆基片15上表面的第三氧化层13、位于第三氧化层13上的多晶硅14以及包围第三氧化层13上多晶硅14外表面的本文档来自技高网...

【技术保护点】
1.一种具有复合栅的IGBT芯片，其特征为，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围所述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。

【技术特征摘要】
1.一种具有复合栅的IGBT芯片，其特征为，包括晶圆基片以及形成在所述晶圆基片的上表面若干个依次排列的元胞，所述元胞包括两个相互对称的复合栅单元；所述复合栅单元包括设置于所述晶圆基片上的源极区和栅极区，所述栅极区包括设置于所述源极区两侧的平面栅极区和沟槽栅极区；所述沟槽栅极区包括位于所述晶圆基片上的沟槽栅子区以及位于所述沟槽栅子区上方的辅助子区，所述沟槽栅子区包括设置于所述晶圆基片上的沟槽、设置于所述沟槽内表面的第一氧化层以及填充于所述沟槽内形成沟槽栅极的多晶硅，所述辅助子区包括形成于所述晶圆基片上表面的第二氧化层、形成于所述第二氧化层上的多晶硅以及包围所述第二氧化层上多晶硅外表面的绝缘层，所述沟槽内的多晶硅与所述辅助子区的多晶硅相连。2.根据权利要求1所述的具有复合栅的IGBT芯片，其特征为，所述平面栅极区包括位于所述晶圆基片上表面的第三氧化层、位于所述第三氧化层上形成平面栅极的多晶硅以及包围所述第三氧化层上多晶硅外表面的绝缘层。3.根据权利要求1所述的具有复合栅的IGBT芯片，其特征为，所述源极区包括：设置于所述平面栅极区和所述沟槽栅极区之间的P+区；设置于所...

【专利技术属性】
技术研发人员：刘国友，朱春林，朱利恒，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43