绝缘栅双极型晶体管器件及其制作方法、电力电子设备技术

本发明专利技术涉及电力电子技术领域，公开了一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备，以增大栅极沟道的面积，降低栅极沟道的电阻，从而降低绝缘栅双极型晶体管器件的制作难度，改善绝缘栅双极型晶体管器件的闩锁效应。绝缘栅双极型晶体管器件包括发射极结构和栅极结构，其中：所述发射极结构位于所述栅极结构外的区域；所述栅极结构包括平行设置的多组栅极；每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧。

Insulated gate bipolar transistor device and its manufacturing method, power electronic equipment

The invention relates to the field of power electronics technology, and discloses an insulated gate bipolar transistor device, its fabrication method and power electronic equipment, in order to increase the area of gate channel and reduce the resistance of gate channel, thereby reducing the difficulty of fabricating insulated gate bipolar transistor device and improving insulated gate bipolar transistor device. The latch up effect. The insulated gate bipolar transistor device comprises an emitter structure and a gate structure, wherein the emitter structure is located in an area outside the gate structure, the gate structure comprises a plurality of sets of parallel gates, each set of gates comprising a plurality of groove gate units spaced along a first direction, and a plurality of grooves for connecting the plurality. The length of the trench grid unit perpendicular to the first direction is larger than the distance between the adjacent two trench grid units, and the connection part is arranged on one side of the plurality of trench grid units close to the emitter structure.

【技术实现步骤摘要】
绝缘栅双极型晶体管器件及其制作方法、电力电子设备
本专利技术涉及电力电子
，特别是涉及一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备。
技术介绍
在电力电子领域，绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，IGBT)是最具代表性的功率器件。绝缘栅双极型晶体管是由双极结型晶体管(BipolarJunctionTransistor，BJT)和金属氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOS)组成的复合全控型电压驱动式半导体功率器件，非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。现有一种沟槽栅结构的绝缘栅双极型晶体管器件，其结构主要包括平行设置的多个沟槽栅，发射极接触孔位于相邻的沟槽栅之间。沟槽栅结构的IGBT器件具有导通压降小，器件元胞尺寸小，集成度高等优点。然而，由于沟槽栅结构的集成度高，并且绝缘栅双极型晶体管器件本身体积较小，多个沟槽栅相互之间的间隔排布较为密集，从而增大了制作工艺的难度。
技术实现思路
本专利技术实施例提供一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备，以增大栅极沟道的面积，降低栅极沟道的电阻，从而降低绝缘栅双极型晶体管器件的制作难度，改善绝缘栅双极型晶体管器件的闩锁效应。本专利技术实施例提供了一种绝缘栅双极型晶体管器件，包括发射极结构和栅极结构，其中：所述发射极结构位于所述栅极结构外的区域；所述栅极结构包括平行设置的多组栅极；每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧。在上述实施例中，可选的，在每组栅极内，所述多个沟槽栅单元等间距排布。在上述实施例中，可选的，所述栅极结构的沟槽栅单元呈阵列排布。在上述任一实施例中，可选的，所述连接部为多晶硅连接部。在上述任一实施例中，可选的，所述绝缘栅双极型晶体管器件具体包括：N型半导体衬底，以及设置于所述N型半导体衬底的一侧且沿远离所述N型半导体衬底的方向依次设置的P型阱、N型发射极、所述连接部和金属层，其中：所述金属层与所述N型发射极位置相对的部分形成所述发射极结构；所述多个沟槽栅单元设置于所述N型发射极靠近所述金属层的一侧表面并沿朝向所述N型半导体衬底的方向贯穿至所述N型半导体衬底。在上述实施例中，可选的，所述绝缘栅双极型晶体管器件还包括位于所述N型发射极与所述连接部之间的第一介质层，以及位于所述连接部与所述金属层之间的第二介质层。在上述实施例中，可选的，所述绝缘栅双极型晶体管器件还包括位于所述多个沟槽栅单元与所述发射极结构之间的第三介质层。本专利技术实施例提供的绝缘栅双极型晶体管器件，沟槽栅单元相互独立并且通过连接部电连接，栅极结构以外的区域设置发射极结构，相比现有技术，采用该结构设计的绝缘栅双极型晶体管器件，增大了栅极沟道的面积，降低了栅极沟道的电阻，从而减小了沟槽栅单元的沟道压降，进而可以抑制闩锁效应。本专利技术实施例还提供了一种电力电子设备，包括如上述任一实施例所述的绝缘栅双极型晶体管器件。本专利技术实施例提供的电力电子设备，绝缘栅双极型晶体管器件中沟槽栅单元的沟道压降较小，可以抑制闩锁效应，从而提高了电力电子设备的品质。本专利技术实施例还提供了一种绝缘栅双极型晶体管器件的制作方法，包括：形成栅极结构，其中：所述栅极结构包括平行设置的多组栅极，每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧；形成发射极结构，其中：所述发射极结构位于所述栅极结构外的区域。在上述实施例中，可选的，所述形成栅极结构包括：形成沟槽栅单元；形成第一介质层；形成连接部。本专利技术实施例提供的制作方法，绝缘栅双极型晶体管器件中栅极结构的沟槽栅单元相互独立并且通过连接部电连接，栅极结构以外的区域设置发射极结构，相比现有技术，采用该结构设计的绝缘栅双极型晶体管器件，增大了栅极沟道的面积，降低了栅极沟道的电阻，从而减小了沟槽栅单元的沟道压降，进而可以抑制闩锁效应。附图说明图1为相关技术中IGBT器件的示意图；图2为图1中A-A向截面示意图；图3为本专利技术实施例IGBT器件的示意图；图4为图3中B-B向截面示意图；图5为图3中C-C向截面示意图；图6为本专利技术实施例IGBT器件的等效电路示意图；图7为本专利技术实施例IGBT器件的制作方法的流程示意图。附图标记：相关技术部分：01-沟槽栅；02-N型半导体衬底；03-P型阱；04-N型源区；05-介质层；06-金属层；本专利技术部分：1-发射极结构；2-栅极；3-N型半导体衬底；4-P型阱；5-N型发射极；6-第一介质层；7-第二介质层；8-第三介质层；9-金属层；21-沟槽栅单元；22-连接部。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下举实施例对本专利技术作进一步详细说明。本文中提及“第一”、“第二”或者“第三”等序数词时，除非根据上下文其确实表达顺序之意，否则应当理解为仅仅是起区分之用。如图1和图2所示，在相关技术中，沟槽栅结构的绝缘栅双极型晶体管器件包括N型半导体衬底02，以及设置于N型半导体衬底02的一侧且沿远离N型半导体衬底02的方向依次设置的P型阱03、N型源区04、介质层05和金属层06，其中：N型半导体衬底02、P型阱03和N型源区04的整体结构具有平行设置的多个沟槽，沟槽具有位于N型源区04远离N型半导体衬底02一侧表面的开口，沟槽栅01位于沟槽内。此外，本文中所提及的闩锁效应是限制功率半导体器件中的栅控晶体管的工作电流的主要因素。在功率半导体器件中，形成于N型源区下的P型阱通道流动的空穴流增加，会导致P型阱和N型源区之间存在电压差。当该电压差高于一定值(通常约为0.7V)，寄生的NPN晶体管的发射极与基极正偏，栅控晶体管中的寄生晶体管开始工作，半导体器件发生闩锁。闩锁效应不仅使半导体器件的栅极失去控制功能，严重时，半导体器件的电流会不断增大，从而导致半导体器件的温度逐渐升高直至烧毁。专利技术人发现，在相关技术的沟槽栅结构绝缘栅双极型晶体管器件中，多个沟槽栅01平行设置，相邻两个沟槽栅01之间的排布较为紧密，这样使得制作绝缘栅双极型晶体管时容易产生误差，增大了制作沟槽栅01的难度；此外，栅极的沟槽较窄容易导致闩锁效应，从而降低了绝缘栅双极型晶体管器件的品质。为了增大栅极沟道的面积，降低栅极沟道的电阻，从而降低绝缘栅双极型晶体管器件的制作难度，改善绝缘栅双极型晶体管器件的闩锁效应，本专利技术实施例提供了一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备。如图3、图4和图5所示，本专利技术实施例提供了一种绝缘栅双极型晶体管器件，包括发射结构1和栅极结构，其中：发射极结构1位于栅极结构外的区域；栅极结构包括平行设置的多组栅极2；每组栅极2包括沿第一方向(如图3中箭头所示)间隔设置的多个沟槽栅单元21、以及用于连接本文档来自技高网...

【技术保护点】
1.一种绝缘栅双极型晶体管器件，其特征在于，包括发射极结构和栅极结构，其中：所述发射极结构位于所述栅极结构外的区域；所述栅极结构包括平行设置的多组栅极；每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧。

【技术特征摘要】
1.一种绝缘栅双极型晶体管器件，其特征在于，包括发射极结构和栅极结构，其中：所述发射极结构位于所述栅极结构外的区域；所述栅极结构包括平行设置的多组栅极；每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧。2.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，在每组栅极内，所述多个沟槽栅单元等间距排布。3.如权利要求2所述的绝缘栅双极型晶体管器件，其特征在于，所述栅极结构的沟槽栅单元呈阵列排布。4.如权利要求1所述的绝缘栅双极型晶体管器件，其特征在于，所述连接部为多晶硅连接部。5.如权利要求1～4任一项所述的绝缘栅双极型晶体管器件，其特征在于，具体包括：N型半导体衬底，以及设置于所述N型半导体衬底的一侧且沿远离所述N型半导体衬底的方向依次设置的P型阱、N型发射极、所述连接部和金属层，其中：所述金属层与所述N型发射极位置相对的部分形成所述发射极结构；所述多个沟槽栅单元设置于所述N型发射...

【专利技术属性】
技术研发人员：武秦，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东,44