半导体装置制造方法及图纸

半导体装置具备：p型基极层(7a、7b)，设置于n型漂移层(10)的表面侧；n型发射极层(6)，设置于p型基极层(7a)的表面侧；第1控制电极(1)，具有以从n型发射极层(6)的表层到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；第2控制电极(2)，具有以从p型基极层(7b)到达n型漂移层(10)的方式埋设的沟槽栅电极(15)；p型集电极层(12)，设置于n型漂移层(10)的背面侧；以及二极管(21)，对第1控制电极(1)连接阳极侧，对第2控制电极(2)连接阴极侧。能够提高利用栅极电阻的dV/dt的控制性。

Semiconductor device

The semiconductor device consists of a p-type base layer (7a, 7b) on the surface side of the n-type drift layer (10), an n-type emitter layer (6) on the surface side of the p-type base layer (7a), a first control electrode (1) with a trench grid electrode (15) buried in a manner from the surface layer of the n-type emitter layer (6) to the n-type drift layer (10), and a second control electrode (2). A trench grid electrode (15) is embedded in a manner from the p-type base layer (7b) to the n-type drift layer (10); a p-type collector layer (12) is arranged on the back side of the n-type drift layer (10); and a diode (21) is connected to the anode side of the first control electrode (1) and to the cathode side of the second control electrode (2). The control of dV/dt using gate resistance can be improved.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置
本专利技术涉及具有沟槽栅极的半导体装置。
技术介绍
在工业用逆变器、家用电气设备等中，使用搭载有功率半导体元件的功率模块等半导体装置。特别，搭载有沟槽栅型IGBT(InsulatedGateBipolarTransistor：绝缘栅极双极性晶体管)的半导体装置由于具有优良的控制性、节能性而被广泛使用。沟槽栅型IGBT在具有形成于n型漂移层的表层部的p型基极层的半导体基板的表面上按照条纹状形成，具有以贯通p型基极层而到达n型漂移层的方式形成的沟槽栅极。与一部分的沟槽栅极的侧面相接地形成n型发射极层，在与n型发射极层相接的沟槽栅极的侧面的p型基极层中形成沟道。在剩余的沟槽栅极的侧面，不形成n型发射极层，在与侧面相接的p型基极层中，在沟槽栅型IGBT成为接通状态时，积蓄空穴(hole)。由于在侧面未形成n型发射极层而在侧面未形成沟道的沟槽栅极被称为虚设沟槽栅极。另外，在侧面形成沟道的沟槽栅极由于通过栅极驱动电路被施加栅极电压而被称为有效(active)沟槽栅极。进而，将虚设沟槽栅极中的、与有效沟槽栅极同样地通过栅极驱动电路被施加栅极电压的虚设沟槽栅极称为有效虚设沟槽栅极。在作为以往的半导体装置的沟槽栅型IGBT中，将虚设沟槽栅极的一部分与栅极端子连接而作为有效虚设沟槽栅极，将剩余部分与发射极端子连接而作为虚设沟槽栅极。由此，相比于未将有效虚设沟槽栅极与栅极端子连接的情况，增大栅极-集电极之间的寄生电容。其结果，以使作为IGBT的导通时的集电极电压的时间变化的dV/dt与以往等同的方式，减小栅极电阻，来减小作为集电极电流的时间变化的dI/dt，而降低恒定dV/dt下的导通损失(参照例如专利文献1)。现有技术文献专利文献专利文献1：国际公开第2015/162811号
技术实现思路
在专利文献1记载的以往的半导体装置中，将有效虚设沟槽栅极与在侧面形成有沟道的有效沟槽栅极一起连接到栅极端子，所以在以同一dV/dt导通的情况下，能够减小栅极电阻。然而，栅极-集电极之间的寄生电容中的、有效虚设沟槽栅极所引起的寄生电容中积蓄的电荷所致的电流在IGBT导通时不经由栅极电阻而对栅极-发射极间电容进行充电，所以有dV/dt变得过大的情况，存在利用栅极电阻的dV/dt的控制性变差这样的问题。本专利技术是为了解决如上述的问题而完成的，其目的在于提供一种抑制不经由栅极电阻而对栅极-发射极间电容进行充电的电流并提高利用栅极电阻的dV/dt的控制性的半导体装置。本专利技术的半导体装置具备：第1导电类型的漂移层；第2导电类型的基极层，设置于所述漂移层的表面侧；第1导电类型的发射极层，选择性地设置于所述基极层的表面侧；沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；虚设沟槽栅极，以从所述基极层的表层到达所述漂移层的方式埋设的虚设沟槽栅电极隔着栅极绝缘膜与所述基极层及所述漂移层相接；第2导电类型的集电极层，设置于所述漂移层的背面侧；以及二极管，对所述沟槽栅电极电连接阳极侧，对所述虚设沟槽栅电极电连接阴极侧。根据本专利技术所涉及的半导体装置，抑制不经由栅极电阻而对栅极-发射极间电容进行充电的电流，所以能够提高利用栅极电阻的dV/dt的控制性。附图说明图1是示出本专利技术的实施方式1中的半导体装置的示意剖面图。图2是示出本专利技术的实施方式1中的其他半导体装置的示意剖面图。图3是示出构成本专利技术的实施方式1中的半导体装置的IGBT元件的放大剖面构造图。图4是示出构成以往的半导体装置的IGBT元件的放大剖面构造图。图5是示出以往的半导体装置和本专利技术的实施方式1中的半导体装置的等价电路的电路图。图6是示出构成以往的半导体装置的IGBT元件的栅极电阻和dV/dt的关系以及导通时的栅极-发射极间电压波形的测定结果的图。图7是示出构成本专利技术的实施方式1中的其他结构的半导体装置的IGBT元件的放大剖面构造图。图8是示出构成本专利技术的实施方式2中的半导体装置的IGBT元件的放大构造剖面。图9是示出构成本专利技术的实施方式2中的其他结构的半导体装置的IGBT元件的放大构造剖面。图10是示出构成本专利技术的实施方式3中的半导体装置的IGBT元件的放大构造剖面图。图11是示出构成本专利技术的实施方式3中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。图12是示出构成本专利技术的实施方式4中的半导体装置的IGBT元件的放大构造剖面图。图13是示出构成本专利技术的实施方式5中的半导体装置的IGBT元件的放大构造剖面图。图14是示出构成本专利技术的实施方式6中的半导体装置的IGBT元件的元件周边部的放大构造剖面图。图15是示出构成本专利技术的实施方式6中的其他结构的半导体装置的IGBT元件的元件周边部的放大构造剖面图。(附图标记说明)1：第1控制电极；2、2a：第2控制电极；3：第3控制电极；6：n+型发射极层；7：p型基极层；7a：第1p型基极层、7b；第2p型基极层、7c：第2n-型基极层；9：p+型接触层；10：n-型漂移层；12：p型集电极层；14：栅极绝缘膜；15、15a：沟槽栅电极；15b、15c：布线部；16：沟槽；20：IGBT元件；21、21a、21b：二极管；22：栅极电阻；100：半导体装置。具体实施方式实施方式1.首先，说明本专利技术的实施方式1中的半导体装置的结构。图1是示出本专利技术的实施方式1中的半导体装置的示意剖面图。在以下的说明中，n以及p表示半导体的导电类型，在本专利技术中，将第1导电类型设为n型、将第2导电类型设为p型而进行说明。另外，n-表示杂质浓度比n低，n+表示杂质浓度比n高。同样地，p-表示杂质浓度比p低，p+表示杂质浓度比p高。在图1中，半导体装置100具备沟槽栅型的IGBT元件20、二极管21、以及栅极电阻22。IGBT元件20、二极管21、以及栅极电阻22被接合到在基板24上形成图案的电极(未图示)上。基板24固定于由陶瓷、树脂形成的绝缘件25上，绝缘件25固定于铜、铝等热传导率高的金属板26上，将这些整体用壳体28覆盖，在壳体28的内部，封入密封树脂27。进而，在壳体28，设置有向壳体28的外部露出的栅极端子30、发射极端子31、集电极端子32。IGBT元件20和二极管21通过由铜、铝等高导电率的金属材料构成的导线、板等布线23a连接，二极管21和栅极电阻22通过布线23b连接。另外，IGBT元件20的发射极电极4和发射极端子31通过布线23d连接，IGBT元件20的集电极电极5和集电极端子32通过布线23e连接。进而，栅极端子30和栅极电阻22通过布线23c连接。此外，如图1所示，布线23a～布线23e不限于由导线、板等构成的布线，也可以是构图于基板24的布线。另外，层叠基板24、绝缘件25、金属板26的结构不限于此，例如，也可以是将IGBT元件20直接接合到金属板26而易于使IGBT元件20冷却的结构等其他结构。进而，既可以是无栅极电阻22的结构的半导体装置100，也可以是使用者将栅极电阻连接到栅极端子而使用的结构的半导体装置100。另外，二极管21和栅极电阻22也可以形成于IGBT元件20内。或者，也可以将二极管21形成于IGBT元件20内，在半导体装置100的外部，与栅极本文档来自技高网...

【技术保护点】
1.一种半导体装置，具备：第1导电类型的漂移层；第2导电类型的基极层，设置于所述漂移层的表面侧；第1导电类型的发射极层，选择性地设置于所述基极层的表面侧；沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；虚设沟槽栅极，以从所述基极层的表层到达所述漂移层的方式埋设的虚设沟槽栅电极隔着栅极绝缘膜与所述基极层及所述漂移层相接；第2导电类型的集电极层，设置于所述漂移层的背面侧；以及二极管，对所述沟槽栅电极电连接该二极管的阳极侧，对所述虚设沟槽栅电极电连接该二极管的阴极侧。

【技术特征摘要】
【国外来华专利技术】2016.01.19 JP 2016-0078581.一种半导体装置，具备：第1导电类型的漂移层；第2导电类型的基极层，设置于所述漂移层的表面侧；第1导电类型的发射极层，选择性地设置于所述基极层的表面侧；沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；虚设沟槽栅极，以从所述基极层的表层到达所述漂移层的方式埋设的虚设沟槽栅电极隔着栅极绝缘膜与所述基极层及所述漂移层相接；第2导电类型的集电极层，设置于所述漂移层的背面侧；以及二极管，对所述沟槽栅电极电连接该二极管的阳极侧，对所述虚设沟槽栅电极电连接该二极管的阴极侧。2.一种半导体装置，具备：第1导电类型的漂移层；第2导电类型的基极层，选择性地设置于所述漂移层的表面侧；第1导电类型的发射极层，设置于所述基极层的表面侧；沟槽栅极，以从所述发射极层的表层到达所述漂移层的方式埋设的沟槽栅电极隔着栅极绝缘膜与所述发射极层、所述基极层及所述漂移层相接；虚设沟槽栅极，从所述漂移层的表层埋设到所述漂移层的内部的虚设沟槽栅电极隔着栅极绝缘膜与所述...

【专利技术属性】
技术研发人员：奥田聪志，古川彰彦，川上刚史，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP